This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-230332

(43)Date of publication of application: 24.08.2001

(51)Int.CI.

H01L 21/8247 H01L 27/115 G11C 16/04 H01L 29/788 H01L 29/792

(21)Application number: 2000-269892

(71)Applicant:

SONY CORP

(22)Date of filing:

01.09.2000

(72)Inventor:

FUJIWARA ICHIRO

(30)Priority

Priority number: 11346812


Priority date: 06.12.1999


Priority country: JP

(54) NONVOLATILE SEMICONDUCTOR MEMORY AND ITS OPERATING METHOD

PROBLEM TO BE SOLVED: To improve the injection efficiency and locally inject charges in a part of distributed regions of charge storing means to store a plurality of bits in an MONOS type

SOLUTION: The memory comprises first conductivity type channel forming regions, second conductivity type source-drain regions (bit line BLi, BLi+1), gate insulation films 10a, 10b (or 10), 17 on the channel forming regions, gate electrodes 15a, 15b (or 18), CG, and charge storing means (charge traps) which are discretized in a plane facing the channel forming regions and in a film thickness direction and formed in the gate insulation films so that, in operation, hot electrons due to e.g. an inter-band tunnel current are injected from the source-drain regions. In the gate insulation film, a third region 17 (R3) having no charge storing means exists between a first memory area 10a (R1) and a second memory area 10b (R2) into which the hot electrons are injected locally.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-230332 (P2001-230332A)

(43)公開日 平成13年8月24日(2001.8.24)

(51) Int.Cl.7	徽別記号	FI	テーマコート*(参考)
H01L 21/8	8247	H01L 27/10	434 5B025
27/	115	G11C 17/00	621Z 5F001
G11C 16/0	04	,	622 5F083
H01L 29/	788	H01L 29/78	3 7 1
29/1	792		
		審査請求 未請求	請求項の数40 OL (全 28 頁)
(21)出願番号 特願2000-269892(P2000-269892)		(71)出顧人 00000218	•
(22)出顧日	平成12年9月1日(2000.9.1)	東京都品	川区北品川6丁目7番35号
		(72)発明者 藤原 一	ės –
(31)優先権主張番	特願平11-346812	東京都品	川区北品川6丁目7番35号 ソニ
(32)優先日	平成11年12月6日(1999.12.6)	一株式会	社内
(33)優先権主張国	日本(JP)	(74)代理人 10009405	3
		弁理士 (佐藤 隆久


最終頁に続く


(54) 【発明の名称】 不揮発性半導体配憶装置およびその動作方法

(57)【要約】

【課題】MONOS型メモリトランジスタにおいて、注入効率を上げ、また電荷蓄積手段の分布領域の一部に電荷を局所的に注入して複数ビットを記憶する。

【解決手段】第1導電型のチャネル形成領域と、第2導電型のソース・ドレイン領域(ビット線BLi, BLi+1)と、チャネル形成領域上のゲート絶縁膜10aと10b(または10)および17、ゲート電極15aと15b(または18)およびCGと、チャネル形成領域に対向した面内および膜厚方向に離散化されてゲート絶縁膜内に形成され、動作時に、たとえばバンド間トンネル電流に起因したホットエレクトロンがソース・ドレイン領域から注入される電荷蓄積手段(電荷トラップ)とを有する。ゲート絶縁膜内で、局所的にホットエレクトロンが注入される第1記憶領域10a(R1)と第2記憶領域10b(R2)に挟まれて、電荷蓄積手段を有しない第3の領域17(R3)が存在する。





【特許請求の範囲】

【請求項1】第1導電型半導体からなるチャネル形成領

1

第2 導電型半導体からなり上記チャネル形成領域を挟む 2つのソース・ドレイン領域と、

上記チャネル形成領域上に設けられたゲート絶縁膜と、 上記ゲート絶縁膜上に設けられたゲート電極と、

上記チャネル形成領域に対向した面内および膜厚方向に 離散化されて上記ゲート絶縁膜内に形成され、動作時に ホットエレクトロンが上記ソース・ドレイン領から注入 10 される電荷蓄積手段とを有する不揮発性半導体記憶装

【請求項2】上記ホットエレクトロンは、バンド間トン ネル電流に起因したホットエレクトロンである請求項1 記載の不揮発性半導体記憶装置。

【請求項3】上記ゲート絶縁膜は、上記ソース・ドレイ ン領域からホットエレクトロンが注入され保持される記 憶領域と、ホットエレクトロンが注入されない他の領域 とを有する請求項1記載の不揮発性半導体記憶装置。

【請求項4】上記ゲート絶縁膜は、上記ソース・ドレイ 20 ン領域の一方からホットエレクトロンが注入される第1 記憶領域と

上記ソース・ドレイン領域の他方からホットエレクトロ ンが注入される第2記憶領域と、

上記第1. 第2領域間に挟まれ、ホットエレクトロンが 注入されない第3の領域とを有する請求項3記載の不揮 発性半導体記憶装置。

【請求項5】上記電荷蓄積手段が上記第1. 第2記憶領 域に形成され、

上記電荷蓄積手段の分布領域が上記第3の領域を介して 30 空間的に分離されている請求項4記載の不揮発性半導体 記憶装置。

【請求項6】上記第1.第2記憶領域が複数の膜を積層 した積層膜構造を有し、

上記第3の領域が単一材料の絶縁膜からなる請求項5記 載の不揮発性半導体記憶装置。

【請求項7】上記ゲート電極が、上記第1記憶領域上に 形成された第1ゲート電極と、

上記第2記憶領域上に形成された第2ゲート電極と、 上記第3の領域上に形成された第3ゲート電極とを有 し、

上記第1. 第2 および第3 ゲート電極が空間的に分離さ れている請求項5記載の不揮発性半導体記憶装置。

【請求項8】上記チャネル形成領域は、2つのメモリト ランジスタのチャネル形成領域と、その間の1つのコン トロールトランジスタのチャネル形成領域とが連結して なる請求項7記載の不揮発性半導体記憶装置。

【請求項9】上記チャネル形成領域、上記ソース・ドレ イン領域、上記ゲート絶縁膜および上記ゲート電極を有 するメモリトランジスタがワード方向とビット方向に複 50 する第2主線とから構成され、

数配置され、

ワード方向の上記複数のメモリトランジスタ内で、上記 第1. 第2ゲート電極がワード線により共通接続され、 ビット方向の上記複数のメモリトランジスタ内で、上記 第3ゲート電極が共通接続されている請求項7記載の不 揮発性半導体記憶装置。

【請求項10】上記第1, 第2記憶領域および上記第3 の領域上の単一の上記ゲート電極に対しそれぞれ空間的 に分離した、上記第1記憶領域外側のゲート電極および 上記第2記憶領域外側のゲート電極をさらに有した請求 項4記載の不揮発性半導体記憶装置。

【請求項11】上記チャネル形成領域、上記ソース・ド レイン領域、上記ゲート絶縁膜および上記ゲート電極を 有するメモリトランジスタのゲート長が、上記ソース・ ドレイン領域双方からホットエレクトロンを注入したと き、一方の上記ソース・ドレイン領域から注入されたホ ットエレクトロンの保持領域と他方の上記ソース・ドレ イン領域から注入されたホットエレクトロンの保持領域。 との少なくとも一部が上記ゲート絶縁膜内で合体するゲ ート長以下である請求項1記載の不揮発性半導体配憶装

【請求項12】上記第1導電型がn型であり、上記第2 導電型がp型である請求項1記載の不揮発性半導体記憶 装置。

【請求項13】上記チャネル形成領域、上記2つのソー ス・ドレイン領域、上記ゲート絶縁膜および上記ゲート 電極を有するメモリトランジスタが、ワード方向とビッ ト方向とに複数配置され、

複数のワード線と、

当該複数のワード線と電気的に絶縁された状態でそれぞ れ交差する複数の共通線とを更に有し、

上記複数のワード線それぞれに、複数の上記ゲート電極 が接続され、

上記複数の共通線それぞれに、複数の上記ソース・ドレ イン領域が結合されている請求項1記載の不揮発性半導 体記憶装置。

【請求項14】上記ゲート電極をワード方向で共通に接 続するワード線と、

上記2つのソース・ドレイン領域の一方をビット方向で。 40 共通に接続する第1共通線と、

他方の上記ソース・ドレイン領域を共通に接続する第2 共通線とを有する請求項13記載の不揮発性半導体記憶

【請求項15】上記第1共通線が、上記一方のソース・ ドレイン領域をピット方向で共通に接続する第1副線 と、上記第1副線をピット方向で共通に接続する第1主 / 線とから構成され、

上記第2共通線が、上記他方のソース・ドレイン領域を 共通に接続する第2副線と、上記第2副線を共通に接続 上記第1副線と上記第2副線との間に、上記複数のメモリトランジスタが並列接続されている請求項14記載の 不揮発性半導体記憶装置。

【請求項16】上記チャネル形成領域、上記ソース・ドレイン領域、上記ゲート絶縁膜および上記ゲート電極を有するメモリトランジスタがワード方向とビット方向に複数配置され、

上記2つのソース・ドレイン領域が第2導電型不純物が 添加された半導体からなり、

1つの上記メモリトランジスタの上記ソース・ドレイン 10 れ、領域の一方と、ワード方向に隣接する他の上記メモリト 電流ランジスタの上記ソース・ドレイン領域の他方との間に 的に素子分離絶縁層を有した請求項1記載の不揮発性半導体 憶装置。 (前

【請求項17】上記電荷蓄積手段は、すくなくとも外部 との間で電荷の移動がない場合に、上記チャネル形成領 域に対向する面全体としての導電性を持たない請求項1 記載の不揮発性半導体記憶装置。

【請求項18】上記ゲート絶縁膜は、上記チャネル形成 領域上のボトム絶縁膜と、

当該ボトム絶縁膜上の窒化膜または酸化窒化膜とを含む 請求項17記載の不揮発性半導体記憶装置。

【請求項19】上記ゲート絶縁膜は、上記チャネル形成 領域上のボトム絶縁膜と、

上記電荷蓄積手段としてボトム絶縁膜上に形成され互い に絶縁された小粒径導電体とを含む請求項 1 7記載の不 揮発性半導体記憶装置。

【請求項20】第1導電型半導体からなるチャネル形成領域と、

第2導電型半導体からなり上記チャネル形成領域を挟む 30 2つのソース・ドレイン領域と、

上記チャネル形成領域上に設けられ、上記チャネル形成 領域に対向した面内および膜厚方向に離散化された電荷 蓄積手段を内部に含むゲート絶縁膜と、

当該ゲート絶縁膜上に設けられたゲート電極とを有する 不揮発性半導体記憶装置の動作方法であって、

書き込み時に、ホットエレクトロンを上記ソース・ドレイン領域から上記電荷蓄積手段に注入する不揮発性半導体記憶装置の動作方法。

【請求項21】書き込み時に、バンド間トンネル電流に 40 起因したホットエレクトロンを上記ソース・ドレイン領 域から上記電荷蓄積手段に注入する請求項20記載の不 揮発性半導体記憶装置の動作方法。

【請求項22】書き込み時に、上記ゲート絶縁膜内における上記電荷蓄積手段の分布領域の一部にホットエレクトロンを注入する請求項20記載の不揮発性半導体記憶装置の動作方法。

【請求項23】書き込み時に、一方の上記ソース・ドレイン領域から上記ゲート絶縁膜の第1記憶領域に上記ホットエレクトロンを注入し、

上記第1記憶領域へのホットエレクトロン注入と独立 に、他方の上記ソース・ドレイン領域から上記ゲート絶 縁膜内で上記第1記憶領域と離れた第2記憶領域にホッ トエレクトロンを注入する請求項21記載の不揮発性半 導体記憶装置の動作方法。

【請求項24】上記ゲート絶縁膜は、上記第1, 第2記 憶領域間にホットエレクトロンが注入されない第3の領 域を有し

上記電荷蓄積手段が上記第1,第2記憶領域に形成され、

電荷蓄積手段の分布領域が上記第3の領域を介して空間 的に分離されている請求項23記載の不揮発性半導体記 憶装置の動作方法。

【請求項25】上記第1, 第2記憶領域が複数の膜を積層した積層膜構造を有し、

上記第3の領域が単一材料の絶縁膜からなる請求項24 記載の不揮発性半導体記憶装置の動作方法。

【請求項26】上記一方のソース・ドレイン領域から注入されたホットエレクトロンの保持領域と、上記他方の20 ソース・ドレイン領域から注入されたホットエレクトロンの保持領域との少なくとも一部が、上記ゲート絶縁膜内で合体する請求項20記載の不揮発性半導体記憶装置の動作方法。

【請求項27】上記チャネル形成領域、上記2つのソース・ドレイン領域、上記ゲート絶縁膜および上記ゲート電極を有するメモリトランジスタのゲート長が、上記2つのホットエレクトロン保持領域の少なくとも一部で合体が起こるゲート長以下である請求項20記載の不揮発性半導体記憶装置の動作方法。

30 【請求項28】書き込み時に、上記ソース・ドレイン領域と上記ゲート電極との間に所定の書き込み電圧を印加する請求項20記載の不揮発性半導体記憶装置の動作方法。

【請求項29】上記チャネル形成領域、上記2つのソース・ドレイン領域、上記ゲート絶縁膜および上記ゲート電極を有したメモリトランジスタの上記ゲート絶縁膜が、一方の上記ソース・ドレイン領域からホットエレクトロンが注入される第1記憶領域、他方の上記ソース・ドレイン領域からホットエレクトロンが注入される第2記憶領域、および上記第1、第2記憶領域間でホットエレクトロンが注入されない第3の領域からなり、

上記メモリトランジスタの上記ゲート電極が、上記第1 記憶領域上の第1ゲート電極、上記第2記憶領域上の第 2ゲート電極、および上記第3の領域上の第3ゲート電 極からなり、

上記メモリトランジスタがワード方向とビット方向とに 複数配置されているメモリセルアレイに対する書き込み において

上記第1,第2記憶領域の一方に書き込むときは、他方 50 側の上記第1,第2ゲート電極を電気的にフローティン

グ状態とするか、または上記チャネル形成領域に対し0 Vあるいは逆極性の電圧を上記他方側の第1または第2 ゲート電極に印加する請求項28記載の不揮発性半導体 記憶装置の動作方法。

【請求項30】上記チャネル形成領域、上記2つのソー ス・ドレイン領域、上記ゲート絶縁膜および上記ゲート 電極を有したメモリトランジスタがワード方向とビット 方向とに複数配置され、ワード方向の複数のメモリトラ ンジスタごとに上記ゲート電極がワード線により共通に 接続されているメモリセルアレイに対する書き込みにお 10 トロンが注入される第1記憶領域、他方の上記ソース・ いて、動作対象のメモリトランジスタが接続されていな い非選択ワード線にOV、あるいは上記チャネル形成領 域に対し逆極性のバイアス電圧を印加する請求項28記 載の不揮発性半導体記憶装置の動作方法。

【請求項31】上記チャネル形成領域、上記2つのソー ス・ドレイン領域、上記ゲート絶縁膜および上記ゲート 電極を有したメモリトランジスタがワード方向とピット 方向とに複数配置され、ビット方向の複数のメモリトラ ンジスタごとに一方の上記ソース・ドレイン領域が第1 共通線により接続され、他方の上記ソース・ドレイン領 20 域が第2共通線により接続されているメモリセルアレイ に対する書き込みにおいて、

動作対象のメモリトランジスタが接続された第1 および /または第2共通線に所定の電圧を印加し、動作対象の メモリトランシスタが接続されていない第1 および第2 共通線にOVまたは上記所定電圧と逆極性の電圧を印加 する請求項20記載の不揮発性半導体記憶装置の動作方 法。

【請求項32】上記チャネル形成領域、上記2つのソー ス・ドレイン領域、上記ゲート絶縁膜および上記ゲート 電極を有したメモリトランジスタがワード方向とビット 方向とに複数配置され、ワード方向の複数のメモリトラ ンジスタどとに上記ゲート電極がワード線により共通に 接続されているメモリセルアレイに対する書き込みにお いて、

同一ワード線に接続した全てのメモリトランジスタにつ いて、ホットエレクトロンを注入する上記第1, 第2記 憶領域に対応した全ての上記ソース・ドレイン領域に所 定の電圧を印加し、

ホットエレクトロンの注入を行わない他の上記第1. 第 40 2 記憶領域に対応した上記ソース・ドレイン領域を電気 的フローティング状態とし、

上記同一ワード線に、上記ソース・ドレイン領域に印加 する上記所定電圧との差が所定の書き込み電圧となる電 圧を印加し、

上記同一ワード線に接続した全てのメモリトランジスタ についての書き込みを1回の動作で並列に行う請求項2 3記載の不揮発性半導体記憶装置の動作方法。

【請求項33】上記2つのソース・ドレイン領域が第2 導電型不純物が添加された半導体からなり、

上記メモリセルアレイは、1つの上記メモリトランジス タの上記ソース・ドレイン領域の一方と、ワード方向に 隣接する他の上記メモリトランジスタの上記ソース・ド レイン領域の他方との間に素子分離絶縁層を有した請求 項32記載の不揮発性半導体記憶装置の動作方法。

【請求項34】上記チャネル形成領域、上記2つのソー ス・ドレイン領域、上記ゲート絶縁膜および上記ゲート 電極を有したメモリトランジスタの上記ゲート絶縁膜 が、一方の上記ソース・ドレイン領域からホットエレク ドレイン領域からホットエレクトロンが注入される第2 記憶領域、および上記第1, 第2記憶領域間でホットエ レクトロンが注入されない第3の領域からなり、

上記メモリトランジスタの上記ゲート電極が、上記第1 記憶領域上の第1ゲート電極、上記第2記憶領域上の第 2ゲート電極、および上記第3の領域上の第3ゲート電 極からなる上記不揮発性半導体記憶装置の読み出し時

読み出し対象の記憶領域側がソースとなるように上記2 つのソース・ドレイン領域間に所定の読み出しドレイン 電圧を印加し、

上記第3ゲート電極に所定の電圧を印加し、

上記第1ゲート電極および/または上記第2ゲート電極 に、上記第3ゲート電極の印加電圧と同じ極性の所定の 読み出しゲート電圧を印加する請求項20記載の不揮発 性半導体記憶装置の動作方法。

【請求項35】消去時に、上記ソース・ドレイン領域か ら注入され上記電荷蓄積手段に保持されているエレクト ロンを、直接トンネル効果またはFNトンネル効果を用 いて上記ソース・ドレイン領域側に引き抜く請求項20 記載の不揮発性半導体記憶装置の動作方法。

【請求項36】消去時に、上記ソース・ドレイン領域か ち注入され上記電荷蓄積手段にチャネル方向の両側に離。 れて保持されているエレクトロンを、直接トンネル効果 またはFNトンネル効果を用いて個別にあるいは一括し て基板側に引き抜く請求項20記載の不揮発性半導体記 憶装置の動作方法。

【請求項37】上記第1導電型がn型であり、上記第2 導電型がp型である請求項20記載の不揮発性半導体記 憶装置の動作方法。

【請求項38】上記電荷蓄積手段は、すくなくとも外部 との間で電荷の移動がない場合に、上記チャネル形成領 域に対向する面全体としての導電性を持たない請求項2 0 記載の不揮発性半導体記憶装置の動作方法。

【請求項39】上記ゲート絶縁膜は、上記チャネル形成 領域上のボトム絶縁膜と、

当該ボトム絶縁膜上の窒化膜または酸化窒化膜とを含む 請求項38記載の不揮発性半導体記憶装置の動作方法。 【請求項40】上記ゲート絶縁膜は、上記チャネル形成 50 領域上のボトム絶縁膜と、

8

上記電荷蓄積手段としてボトム絶縁膜上に形成され互い に絶縁された小粒径導電体とを含む請求項38記載の不 揮発性半導体記憶装置の動作方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、メモリトランジスタのチャネル形成領域とゲート電極との間のゲート絶縁膜の内部に、平面的に離散化された電荷蓄積手段(例えば、MONOS型やMNOS型における窒化膜内の電荷トラップ、トップ絶縁膜と窒化膜との界面近傍の電荷トラップ、或いは小粒径導電体等)を有し、当該電荷蓄積手段に対し電荷を電気的に注入して蓄積し又は引き抜くことを基本動作とする不揮発性半導体記憶装置と、その動作方法とに関する。

[0002]

【従来の技術】不揮発性半導体メモリは、大容量で小型の情報記録媒体として期待されているが、近年、情報ネットワークの広帯域化とともにネットワークの伝送速度(たとえば搬送波周波数:100MHz)と同等の書き込み速度が要求されるようになってきている。このため、不揮発性半導体メモリに対し、スケーリング性が良好で従来の100μs/セルの書き込み速度より1桁またはそれ以上の書き込み速度の向上が要求されている。【0003】不揮発性半導体メモリは、電荷を保持する電荷蓄積手段(浮遊ゲート)が平面的に連続したFG(Floating Gate)型のほかに、電荷蓄積手段が平面的に離散化された、例えばMONOS (Metal-Oxide-Nitride-Oxide Semiconductor)型などがある。

【0004】MONOS型不揮発性半導体メモリでは、電荷保持を主体的に担っている窒化膜〔SixNy(0 < x < 1、0 < y < 1)〕膜中またはトップ酸化膜と窒化膜との界面のキャリアトラップが空間的に(即ち、面方向および膜厚方向に)離散化して拡がっているために、電荷保持特性が、トンネル絶縁膜(ボトム絶縁膜)厚のほかに、SixNy膜中のキャリアトラップに捕獲される電荷のエネルギー的および空間的な分布に依存する。

【0005】このトンネル絶縁膜に局所的にリーク電流 パスが発生した場合、FG型では多くの電荷がリークバ 記憶 スを通ってリークして電荷保持特性が低下しやすいのに 40 性力し、MONOS型では、電荷蓄積手段が空間的に離散 化されているため、リークバス周辺の局所的な電荷がリークバスを通して局所的にリークするに過ぎず、記憶素 子全体の電荷保持特性が低下しにくい。このため、MO NOS型においては、トンネル絶縁膜の薄膜化による電荷保持特性の低下の問題はFG型ほど深刻ではない。したがって、ゲート長が極めて短い微細メモリトランジスタにおけるトンネル絶縁膜のスケーリング性は、MON のS型の方がFG型よりも優れている。また、平面的に り、離散化したキャリアトラップの分布平面に対し電荷が局 50 る。

所的に注入された場合、その電荷はFG型のように平面 内および膜厚方向に拡散することなく保持される。

【0006】MONOS型不揮発性メモリで微細メモリセルを実現するにはディスターブ特性の改善が重要であり、そのためにはトンネル絶縁膜を通常の膜厚(1.6 nm \sim 2.0nm)より厚く設定する必要が生じている。トンネル絶縁膜を比較的厚膜化した場合、書き込み速度は $0.1\sim10$ ms程度で未だ十分でない。つまり、従来のMONOS型等の不揮発性メモリでは、信頼性(たとえば、データ保持特性、リードディスターブ特性あるいはデータ書換え特性など)を十分に満足させた場合、書き込み速度は 100μ sが限界である。

【0007】書き込み速度だけを考えると高速化も可能であるが、今度は信頼性および低電圧化が十分にできない。たとえば、チャネルホットエレクトロン(CHE)をソース側から注入するソースサイド注入型MONOSトランジスタが報告されたが(IEEE Electron Device Letter 19, 1998, pp153)、このソースサイド注入型MONOSトランジスタでは、動作電圧が書き込み時12 V、消去時14Vと高いうえ、リードディスターブ特性およびデータ書換え特性などの信頼性が十分でない。

【0008】その一方、従来のCHE注入方式によって 電荷を離散的なトラップの一部に注入できることに着目 して、電荷蓄積手段のソース側とドレイン側に独立に2 値情報を書き込むこどにより1メモリセルあたり2ビッ トを記録可能な技術が報告された。たとえば "Extended Abstract of the 1999 International Conference on Solid State Devices and Materials, Tokyo, 1999, p p.522-523"では、ソースとドレイン間の電圧印加方向 を入れ換えて2ビット情報をCHE注入により書き込 み、読み出し時には、書き込み時と逆方向に所定電圧を ソースとドレイン間に印加する、いわゆる"リバースリ ード"方法によって書き込み時間が短く蓄積電荷量が少 ない場合でも2ビット情報を確実に読み出すことを可能 としている。また、消去はホットホール注入によって行 っている。この技術によって、書き込み時間の高速化と ビットコストの大幅な低減が可能となった。

【0009】さらに、最近になって、2ビット/セルの 記憶が可能なスプリットゲート型のMONOS型不揮発性メモリが提案された("Twin MONOS Cell with Dual Control Gates",2000 Symposium on VLSI Technology Digest of Technical Papers, pp122-123)。このMO NOS型不揮発性メモリでは、スプリットゲート構造を採用することにより、ゲート電極以外にコントロールゲート電極を設け、書き込みの高速化等を試みている。この書き込みの原理は、基本的にチャネルホットエレクトロン(CHE)注入であり、ドレイン周辺の不純物濃度をチャネル中央部と比較して相対的に高くすることにより、ホットエレクトロンの注入効率を大幅に改善している。

[0010]

【発明が解決しようとする課題】ところが、この従来の CHE注入タイプのMONOS型または2ビット/セル 記憶が可能なMONOS型不揮発性メモリでは、チャネル内を電子を加速して高エネルギー電子(ホットエレクトロン)を発生させることから、ソースとドレイン間に 酸化膜のバリア3.2 eVより大きな電圧、実際には 4.5 V程度の電圧印加が必要であり、このソース・ドレイン間電圧を低減することは困難である。このため、書き込み時におけるパンチスルー効果が制限となってゲ 10 ート長のスケーリングが難しいという課題がある。

【0011】また、CHE注入方式では、電荷蓄積手段への電荷注入効率が 1×10^{-6} ~ 1×10^{-5} 程度と低いため、書き込み時に数百 μ Aの電流を必要とし、その結果、一括して並列書き込み可能なメモリセル数を大きくできないという課題もある。これに対し、最近発表されたスプリットゲート型のセルでは、書き込み時の電流を 10μ A/セルと低減しているが、周辺部のチャージボンブ回路の電流制限により1kビット以上のメモリセルを並列に書き込むことは難しい。

【0012】また、これら3つのCHE注入方式のセルでは、メモリトランジスタのチャネルに電流を流して書き込みを行うため、前記した2ビット記録を目的としてドレイン側とソース側に同時に書き込みを行うことができないという課題がある。

【0013】さらに、前記した2ビット記録可能なメモリセルおよびスプリットゲート型のメモリセルでは、局部的な消去を行う必要性からソースまたはドレイン側からホットホールを、FNトンネルリングまたはバンド間トンネル電流を利用して注入する消去方法が採用されている。この消去方法では、ホットホールの通過による酸化膜質の劣化が懸念されるため、信頼性、とくにデータ書き換え特性の低下は避けられない。このため、従来のMONOS型の不揮発性メモリでは、ホットホールを用いた消去を行う限り、ボトム酸化膜厚の最適化による性能向上は望めない。

【0014】本発明の目的は、MONOS型など平面的 に離散化されたキャリアトラップ等の電荷蓄積手段に電荷を蓄積させて基本動作するメモリトランジスタにおいて、とくに電荷蓄積手段の分布領域の一部に対し電荷を 40 注入して複数ビットを記憶する際に、パンチスルーを抑制しながら少ない電流で極めて高速に書き込みができ、かつ、ゲート長およびゲート絶縁膜厚のスケーリング性が良好な不揮発性半導体記憶装置と、その動作方法を提供することである。

[0015]

【課題を解決するための手段】本発明の第1の観点に係る不揮発性半導体記憶装置は、第1導電型半導体からなるチャネル形成領域と、第2導電型半導体からなり上記チャネル形成領域を挟む2つのソース・ドレイン領域

と、上記チャネル形成領域上に設けられたゲート絶縁膜と、上記ゲート絶縁膜上に設けられたゲート電極と、上記チャネル形成領域に対向した面内および膜厚方向に離散化されて上記ゲート絶縁膜内に形成され、動作時にホットエレクトロンが上記ソース・ドレイン領から注入される電荷蓄積手段とを有する。上記ホットエレクトロンは、バンド間トンネル電流に起因したホットエレクトロンである。

【0016】本発明では1メモリセル当たりの記憶ビット数は、2ビット/セル、1ビット/セルの何れでもよい。前者の場合、上記ゲート絶縁膜は、好適に、上記ソース・ドレイン領域からホットエレクトロンが注入され保持される記憶領域と、ホットエレクトロンが注入されない他の領域とを有する。

【0017】あるいは、上記ゲート絶縁膜は、上記ソース・ドレイン領域の一方からホットエレクトロンが注入される第1記憶領域と、上記ソース・ドレイン領域の他方からホットエレクトロンが注入される第2記憶領域と、上記第1,第2領域間に挟まれ、ホットエレクトロンが注入されない第3の領域とを有する。この場合、好適に、上記電荷蓄積手段が上記第1,第2記憶領域に形成され、上記電荷蓄積手段の分布領域が上記第3の領域を介して空間的に分離されている。また、好適に、上記第1,第2記憶領域が複数の膜を積層した積層膜構造を有し、上記第3の領域が単一材料の絶縁膜からなる。

【0018】との場合、ゲート電極は、単一のゲート電 極でもよいが、たとえば、上記ゲート電極が、上記第1 記憶領域上に形成された第1ゲート電極と、上記第2記 憶領域上に形成された第2ゲート電極と、上記第3の領 30 域上に形成された第3ゲート電極とを有し、上記第1, 第2 および第3 ゲート電極が空間的に分離されている。 なお、製造プロセスを簡略化するために、第3のゲート 電極を単一の絶縁膜上に形成し、第3のゲート電極の表 面および第3のゲート電極両側のチャネル形成領域部分 に接して複数の膜からなる電荷保持膜を形成し、この電 荷保持膜上にゲート電極を形成することにより、第1. 第2のゲート電極を単一のゲート電極から構成してもよ い。何れの場合でも、上記チャネル形成領域は、2つの メモリトランジスタのチャネル形成領域と、その間の1 つのコントロールトランジスタのチャネル形成領域とが 連結してなる。具体的に、上記チャネル形成領域、上配 ソース・ドレイン領域、上記ゲート絶縁膜および上記ゲ ート電極を有するメモリトランジスタがワード方向とビ ット方向に複数配置され、ワード方向の上記複数のメモ リトランジスタ内で、上記第1,第2ゲート電極がワー ド線により共通接続され、ビット方向の上記複数のメモ リトランジスタ内で、上記第3ゲート電極が共通接続さ れている。上記第1, 第2記憶領域および上記第3の領 域上に単一のゲート電極を有した構成でもよい。この場 50 合、ゲート電極に対しそれぞれ空間的に分離した、上記

第1記憶領域外側のゲート電極および上記第2記憶領域 外側のゲート電極をさらに有する。

【0019】1ビット/セル記憶の場合、好適に、上記 チャネル形成領域、上記ソース・ドレイン領域、上記ゲ ート絶縁膜および上記ゲート電極を有するメモリトラン シスタのゲート長が、上記ソース・ドレイン領域双方か らホットエレクトロンを注入したとき、一方の上記ソー ス・ドレイン領域から注入されたホットエレクトロンの 保持領域と他方の上記ソース・ドレイン領域から注入さ れたホットエレクトロンの保持領域との少なくとも一部 10 ート長以下である。 が上記ゲート絶縁膜内で合体するゲート長以下である。 【0020】との不揮発性半導体記憶装置では、分離ソ ース線型、仮想接地線型など、ソース・ドレイン領域の 一方に接続された共通線と、ソース・ドレイン領域の他 方に接続された共通線とが独立に制御可能なNOR型メ モリセル方式が好適である。分離ソース線型では、ソー ス・ドレイン領域の一方が接続された共通線を第1共通 線、ソース・ドレイン領域の他方が接続された共通線を 第2共通線という。その場合、第1および第2共通線が それぞれ階層化されていてもよい。いわゆるAND型で は、メモリブロック内の内部接続線としての第1および 第2副線に対しメモリトランジスタが並列接続されてい

【0021】本発明の第2の観点に係る不揮発性半導体記憶装置の動作方法は、第1導電型半導体からなるチャネル形成領域と、第2導電型半導体からなり上記チャネル形成領域を挟む2つのソース・ドレイン領域と、上記チャネル形成領域上に設けられ、上記チャネル形成領域に対向した面内および膜厚方向に離散化された電荷蓄積手段を内部に含むゲート電極とを有する不揮発性半導体記憶装置の動作方法であって、書き込み時に、ホットエレクトロンを上記ソース・ドレイン領域から上記電荷蓄積手段に注入する。書き込み時に、好適に、バンド間トンネル電流に起因したホットエレクトロンを上記ソース・ドレイン領域から上記電荷蓄積手段に注入する。

【0022】との動作方法においても、2ビット/セル記憶の場合と、1ビット/セル記憶の場合がある。2ビット/セル記憶の場合、好適に、書き込み時に、上記ゲート絶縁膜内における上記電荷蓄積手段の分布領域の一40部にホットエレクトロンを注入する。すなわち、一方の上記ソース・ドレイン領域から上記ゲート絶縁膜の第1記憶領域に上記ホットエレクトロンを注入し、上記第1記憶領域へのホットエレクトロン注入と独立に、他方の上記ソース・ドレイン領域から上記ゲート絶縁膜内で上記第1記憶領域と離れた第2記憶領域にホットエレクトロンを注入する。このとき、好適に、上記ゲート絶縁膜は、上記第1、第2記憶領域間にホットエレクトロンが注入されない第3の領域を有し、この第3の領域を介して、上記電荷蓄積手段の分布領域が上記空間的に分離さ50

12

れている。 1 ビット/セル記憶の場合、上記一方のソース・ドレイン領域から注入されたホットエレクトロンの保持領域と、上記他方のソース・ドレイン領域から注入されたホットエレクトロンの保持領域との少なくとも一部が、上記ゲート絶縁膜内で合体する。 具体的に、たとえば、上記チャネル形成領域、上記ソース・ドレイン領域、上記ゲート絶縁膜および上記ゲート電極を有するメモリトランジスタのゲート長が、上記2つのホットエレクトロンの保持領域の少なくとも一部で合体が起こるゲート長以下である。

【0023】本発明では、書き込み時に、上記ソース・ ドレイン領域と上記ゲート電極との間に所定の書き込み 電圧を印加する。前記したようにゲート電極が第1~第 3ゲート電極からなる場合、上記メモリトランジスタが ワード方向とビット方向とに複数配置されているメモリ セルアレイに対する書き込みにおいて、好適に、上記第 1, 第2記憶領域の一方に書き込むときは、他方側の上 記第1, 第2ゲート電極を電気的にフローティング状態 とするか、または上記チャネル形成領域に対し0Vある 20 いは逆極性の電圧を上記他方側の第1または第2ゲート 電極に印加する。また、上記チャネル形成領域、上記ソ ース・ドレイン領域、上記ゲート絶縁膜および上記ゲー ト電極を有したメモリトランジスタがワード方向とビッ ト方向とに複数配置され、ワード方向の複数のメモリト ランジスタでとに上記ゲート電極がワード線により共通 に接続されているメモリセルアレイに対する書き込みに おいて、好適に、動作対象のメモリトランジスタが接続 されていない非選択ワード線にOV、あるいは上記チャ ネル形成領域に対し逆極性のバイアス電圧を印加する。 【0024】一方、上記チャネル形成領域、上記ソース ・ドレイン領域、上記ゲート絶縁膜および上記ゲート電 極を有したメモリトランジスタがワード方向とピット方。 向とに複数配置され、ビット方向の複数のメモリトラン ジスタごとに上記ソース・ドレイン領域の一方が第1共 通線により接続され、上記ソース・ドレイン領域の他方 が第2共通線により接続されているメモリセルアレイに 対する書き込みにおいて、好適に、動作対象のメモリト ランジスタが接続されている第1および/または第2共 通線に所定の電圧を印加し、動作対象のメモリトランジ スタが接続されていない第1および第2共通線に0Vま たは上記所定電圧と逆極性の電圧を印加する。

【0025】本発明では、上記ソース・ドレイン領域がワード方向のセル間で分離している場合(分離ソース線NOR型)、あるいは、上記ソース・ドレイン領域がワード方向のセル間で共通の場合(バーチャルグランド(VG)型)でも第1記憶領域上の第1ゲート電極と第2領域上の第2ゲート電極が分離している場合に、同一ワード線に接続されたメモリセルを1回の動作で一括して書き込みできる。すなわち、上記チャネル形成領域、上記ソース・ドレイン領域、上記ゲート絶縁膜および上

記ゲート電極を有したメモリトランジスタがワード方向 とビット方向とに複数配置され、ワード方向の複数のメ モリトランジスタどとに上記ゲート電極がワード線によ り共通に接続されているメモリセルアレイに対する書き 込みにおいて、好適に、同一ワード線に接続した全ての メモリトランジスタについて、ホットエレクトロンを注 入する上記第1. 第2記憶領域に対応した全ての上記ソ ース・ドレイン領域に所定の電圧を印加し、ホットエレ クトロンの注入を行わない他の上記第1. 第2記憶領域 に対応した上記ソース・ドレイン領域を電気的フローテ 10 ィング状態とし、上記同一ワード線に、上記ソース・ド レイン領域に印加する上記所定電圧との差が所定の書き 込み電圧となる電圧を印加し、上記同一ワード線に接続 した全てのメモリトランジスタについての書き込みを1 回の動作で並列に行う。との場合、書き込みに要する電 流は1nA/セルと、従来のCHE注入書き込み方法に 対して十分に低くなるため、10kビット以上の書き込 みを並列に行うことができる。

【0026】前記したゲート電極が第1〜第3ゲート電極からなる場合の読み出しでは、好適に、読み出し対象 20 の記憶領域側がソースとなるように上記2つのソース・ドレイン領域間に所定の読み出しドレイン電圧を印加し、上記第3ゲート電極に所定の電圧を印加し、上記第1ゲート電極の印加電圧と同じ極性の所定の読み出しゲート電圧を印加する。

【0027】消去時に、好適に、上記ソース・ドレイン 領域から注入され上記電荷蓄積手段に保持されているエレクトロンを、直接トンネル効果またはFNトンネル効果を用いて上記ソース・ドレイン領域側に引き抜く。あるいは、上記ソース・ドレイン領域から注入され上記電荷蓄積手段にチャネル方向の両側に離れて保持されているエレクトロンを、直接トンネル効果またはFNトンネル効果を用いて個別にあるいは一括して基板側に引き抜く。

【0028】この不揮発性半導体記憶装置およびその動作方法は、電荷蓄積手段がチャネル形成領域に対向した面内および膜厚方向に離散化された、たとえばMONOS型、いわゆるナノ結晶などの小粒径導電体を有する微細粒子型などに好適である。

【0029】この不揮発性半導体記憶装置およびその動作方法では、2ビット/セルの書き込みでは、たとえばバンド間トンネル電流に起因したホットエレクトロンを、ソース・ドレイン領域から電荷蓄積手段に注入する。より詳しくは、ソース・ドレイン領域がp型不純物領域からなるとすると、ゲート電極(第1,第2ゲート電極)への正バイアスの印加によって、ソース・ドレイン領域の表面部がn化して反転層が形成される。したがって、pn接合に高いバイアス電圧が印加され、これにより反転層部分でエネルギーバンドの曲がりが急峻とな 50

る。p型不純物領域表面の深い空乏化が進むと、その部 分では実効的なバンドギャップが減少しているため、価 電子帯と伝導帯間でバンド間トンネル電流が発生する。 バンド間トンネルした電子は、電界加速によりホットエ レクトロンとなるが、その運動量(大きさと方向)が維 持されて酸化膜のエネルギー障壁より高いエネルギーを 持つために、当該エネルギー障壁を越えて電荷蓄積手段 に局所的に注入される。すなわち、一方のソース・ドレ イン領域と第1ゲート電極間の電圧を大きくするとホッ トエレクトロンが電荷蓄積手段の第1記憶領域に注入さ れて保持され、他方のソース・ドレイン領域と第2ゲー ト電極間の電圧を大きくするとホットエレクトロンが電 荷蓄積手段の第2記憶領域に注入されて保持される。電 荷蓄積手段の第1, 第2記憶領域間には、ホットエレク トロンが注入されない第3の領域が介在するので、この 2 ビット情報に対応した電荷は確実に峻別される。この とき、バンド間トンネル電流に起因したホットエレクト ロンは、たとえば1×10-1~1×10-1程度の高い効 率で電荷蓄積手段に注入される。このため、1ビット当 たりの書き込み電流が、従来のCHE注入方式の1/1 0'以下に低減できる。との場合、10k個以上のメモ リトランジスタに並列書き込みが可能となり、一括して 書き込み可能なメモリセル数 (書き込みのバンド幅)が 増大する。また、同一ワード線に接続されたメモリトラ ンジスタ(1ページ)を1回の動作で書き込み可能とな る。前記した2ビット/セルの書き込み方法では、2つ のソース・ドレイン領域のうちオープンとしないで書き 込み電圧を印加した側に書き込みが行われる。したがっ て、読み出し時には、この書き込み電圧を印加した側の ソース・ドレイン領域がソースとなるように読み出しド レイン電圧を印加する。このとき、2つのソース・ドレ イン領域のうち高電圧側の蓄積電荷の有無はピンチオフ 効果によりチャネル電界に殆ど影響せず、低電圧側の蓄。 積電荷の有無の影響をうけてチャネル電界が変化する。 とのため、当該メモリトランジスタのしきい値電圧は、 低電圧側の蓄積電荷の有無を反映したものとなる。

【0030】また、2ビット/セル書き込みに最適なメモリトランジスタ構造としては、たとえば電荷蓄積手段(キャリアトラップ等)を含むゲート絶縁膜をチャネル方向両側に第1、第2配憶領域に分離して、その間の第3の領域には電荷蓄積手段を含まない単一材料の絶縁膜とする。この場合、中央の第3の領域部分がMOS構造のコントロールトランジスタとして機能する。この構造では、コントロールトランジスタのしきい値電圧を予め一定の範囲に制御しておくことで、一定の電流で読み出しが行える。すなわち、pチャネル型のメモリセルを仮定すると、コントロールトランジスタがない場合、書き込み時にエレクトロンの注入が過剰に行われメモリトランジスタのしきい値電圧が大きく低下すると、読み出し時の電流量がばらつく上、電流消費も無駄が多い。とこ

ろが、本発明ではMOS構造のコントロールトランジス タが存在するため、メモリトランジスタのしきい値電圧 が大きく低下し読み出し電流が増大しようとすると、コ ントロールトランジスタがカットオフし、リミッタとし て機能する。このため、このメモリセルではコントロー ルトランジスタのしきい値電圧により読み出し電流の上 限が制御でき、無駄な電流消費がない。

15

【0031】また、1ビット/セルの書き込みでは、2 つのソース・ドレイン領域双方から書き込みを行うこと ができる。その場合、ソース・ドレイン領域からの電荷 10 M11. M21. …の各ゲートがワード線WL1に接続 注入箇所はそれそれ局所的であるが、ソース・ドレイン 領域の設計において注入部分の面積を大きくなるように 最適化することにより、ゲート長がたとえば100nm 以下と短い場合、電荷蓄積手段の分布面内で、一方のソ ース・ドレイン領域側からの電荷注入領域と、他方のソ ース・ドレイン領域側からの電荷注入領域が中央で少な くとも一部が合体し、ほぼ全面に対し電荷注入が行われ る。このため、当該メモリトランジスタのしきい値電圧 が大きく低下する。とのような書き込みでは、電荷蓄積 手段分布面内のほぼ全域に電荷が注入されることから、 必要なしきい値電圧変化を得るための書き込み時間は、 たとえば10µs以下と、従来の並列書き込みが可能な メモリセルと比較して1桁以上短くなる。

【0032】消去時には、たとえばソース・ドレイン領 域に正電圧を印加し、ソース側またはドレイン側の蓄積 電荷を直接トンネル効果またはFNトンネル効果を用い て基板側に引く抜く。何れのトンネル効果を用いても、 ブロック一括消去が可能である。本発明では、基本的に スプリットゲート型のメモリセルと同様のオペレーショ ンが可能であるため、過剰消去または過剰書き込みがさ 30 により、本発明の"ソース・ドレイン領域"をなす副ビ れ難い。

[0033]

【発明の実施の形態】第1実施形態

図1に、第1実施形態に係る不揮発性メモリ装置の要部 回路構成を示す。図2に、NOR型メモリセルアレイの 平面図を、図3に図2のB-B'線に沿った断面側から 見た鳥瞰図を示す。

【0034】この不揮発性メモリ装置では、ビット線 (第1共通線)が主ビット線(第1主線)と副ビット線 主ソース線(第2主線)と副ソース線(第2副線) に階 層化されている。主ビット線MBL1 にセレクトトラン ジスタS11を介して副ビット線SBL1が接続され、 主ビット線MBL2にセレクトトランジスタS21を介 して副ピット線SBL2が接続されている。また、主ソ ース線MSL1にセレクトトランジスタS12を介して 副ソース線SSL1が接続され、主ソース線MSL2に セレクトトランジスタS22を介して副ソース線SSL 2が接続されている。

との間に、メモリトランジスタM11~M1n (たとえ ば、n=64)が並列接続され、副ピット線SBL2と 副ソース線SSL2との間に、メモリトランジスタM2 1~M2nが並列接続されている。この互いに並列に接 続されたn個のメモリトランジスタと、2 つのセレクト トランジスタ(S11とS12、又は、S21とS2 2)とにより、メモリセルアレイを構成する単位ブロッ クが構成される。

【0036】ワード方向に隣接するメモリトランジスタ されている。同様に、メモリトランジスタM12, M2 2, …の各ゲートがワード線WL2に接続され、また、 メモリトランジスタM1n,M2n,…の各ゲートがワ ード線WLnに接続されている。ワード方向に隣接する セレクトトランジスタS11、…は選択線SG11によ り制御され、セレクトトランジスタS21、…は選択線 SG21により制御される。同様に、ワード方向に隣接 するセレクトトランジスタS12、…は選択線SG12 により制御され、セレクトトランジスタS22、…は選 20 択線SG22により制御される。

【0037】この微細NOR型セルアレイでは、図3に 示すように、半導体基板SUBの表面にnウエルWが形 成されている。nウエルWは、トレンチに絶縁物を埋め 込んでなり平行ストライプ状に配置された素子分離絶縁 層ISOにより、ワード方向に絶縁分離されている。 【0038】素子分離絶縁層【SOにより分離された各 nウエル部分が、メモリトランジスタの能動領域とな

る。能動領域内の幅方向両側で、互いの距離をおいた平 行ストライプ状にp型不純物が高濃度に導入され、これ ット線SBL1、SBL2(以下、SBLと表記)およ ひ副ソース線SSL1, SSL2 (以下、SSLと表 記)が形成されている。副ビット線SBLおよび副ソー ス線SSL上に絶縁膜を介して直交して、各ワード線W L1, WL2, WL3, WL4, ··· (以下、WLと表 記)が等間隔に配線されている。これらのワード線WL は、内部に電荷蓄積手段を含む絶縁膜を介してpウエル W上および素子分離絶縁層 ISO上に接している。副ビ ット線SBLと副ソース線SSLとの間のnウエルWの (第1副線)に階層化され、ソース線(第2共通線)が 40 部分と、各ワード線WLとの交差部分がメモリトランジ スタのチャネル形成領域となり、そのチャネル形成領域 に接する副ビット線部分がドレイン、副ソース線部分が ソースとして機能する。

【0039】ワード線WLの上面および側壁は、オフセ ット絶縁層およびサイドウォール絶縁層(本例では、通 常の層間絶縁層でも可)により覆われている。これら絶 縁層には、所定間隔で副ビット線SBLに達するビット コンタクトBCと、副ソース線SSLに達するソースコ ンタクトSCとが形成されている。これらのコンタクト 【0035】副ビット線SBL1と副ソース線SSL1 50 BC. SCは、たとえば、ビット方向のメモリトランジ

スタ64個どとに設けられている。また、絶縁層上を、 ビットコンタクトBC上に接触する主ビット線MBL 1, MBL2, …(以下、MBLと表記)と、ソースコ ンタクトSC上に接触する主ソース線MSL1, MSL 2. ··· (以下、MSLと表記)が交互に、平行ストライ ブ状に形成されている。

【0040】との微細NOR型セルアレイは、第1共通 線(ビット線)および第2共通線(ソース線)が階層化 され、メモリセルごとにビットコンタクトBCおよびソ ースコンタクトSCを形成する必要がない。したがっ て、コンタクト抵抗自体のバラツキは基本的にない。ビ ットコンタクトBCおよびソースコンタクトSCは、た とえば64個のメモリセルごとに設けられるが、このブ ラグ形成を自己整合的に行わないときは、オフセット絶 縁層およびサイドウォール絶縁層は必要ない。すなわ ち、通常の層間絶縁膜を厚く堆積してメモリトランジス タを埋め込んだ後、通常のフォトリソグラフィとエッチ ングによりコンタクトを開口する。

【0041】副線(副ビット線、副ソース線)を不純物 領域で構成した疑似コンタクトレス構造として無駄な空 20 間が殆どないことから、各層の形成をウエハプロセス限 界の最小線幅Fで行った場合、8F² に近い非常に小さ いセル面積で製造できる。さらに、ビット線とソース線 が階層化されており、セレクトトランジスタS11又は S21が非選択の単位ブロックにおける並列メモリトラ ンジスタ群を主ビット線MBL1またはMBL2から切 り離すため、主ビット線の容量が著しく低減され、高速 化、低消費電力化に有利である。また、セレクトトラン ジスタS12またはS22の働きで、副ソース線を主ソ ース線から切り離して、低容量化することができる。な お、更なる高速化のためには、副ビット線SBLおよび 副ソース線SSLをシリサイドを張りつけた不純物領域 で形成し、主ビット線MBLおよび主ソース線MSLを メタル配線とするとよい。

【0042】図4に、メモリトランジスタのワード方向 の拡大断面図を示す。図4において、副ビット線SBL と副ソース線SSLとの間に挟まれ、ワード線WLが交 差する部分が、当該メモリトランジスタのチャネル形成 領域となる。

【0043】チャネル形成領域上には、ゲート絶縁膜1 0を介してメモリトランジスタのゲート電極 (ワード線 WL)が積層されている。ワード線WLは、一般に、p 型またはn型の不純物が高濃度に導入されて導電化され たポリシリコン(doped poly-Si) 、又はdoped poly-Si と髙融点金属シリサイドとの積層膜からなる。このワー ド線WLの実効部分、すなわちソース・ドレイン間距離 に相当するチャネル方向の長さ(ゲート長)は、0.1 μm以下、たとえば80nm~90nm程度である。 【0044】本実施形態におけるゲート絶縁膜10は、

絶縁膜13から構成されている。ボトム絶縁膜11は、 たとえば、酸化膜を形成し、これを窒化処理して用い る。ボトム絶縁膜11の膜厚は、使用用途に応じて2. 5 n m から6. 0 n m の範囲内で決めることができ、こ とでは2.7nm~3.5nmに設定されている。 【0045】窒化膜12は、たとえば6.0nmの窒化 シリコン (Six Ny (0<x<1, 0<y<1)) 膜 から構成されている。この窒化膜12は、たとえば減圧 CVD(LP-CVD)により作製され、膜中にキャリ 10 アトラップが多く含まれている。窒化膜12は、フレン ケルプール型(FP型)の電気伝導特性を示す。

【0046】トップ絶縁膜13は、窒化膜12との界面 近傍に深いキャリアトラップを髙密度に形成する必要が あり、このため、例えば成膜後の窒化膜を熱酸化して形 成される。トップ絶縁膜13をHTO (High Temperatu re chemical vapor deposited Oxide)法により形成した SiO,膜としてもよい。トップ絶縁膜13がCVDで 形成された場合は熱処理によりこのトラップが形成され る。トップ絶縁膜13の膜厚は、ゲート電極(ワード線 WL)からのホールの注入を有効に阻止してデータ書換 可能な回数の低下防止を図るために、最低でも3.0 n m、好ましくは3.5 n m以上が必要である。

【0047】とのような構成のメモリトランジスタの製 造においては、まず、用意した半導体基板SUBに対し 素子分離絶縁層 ISOおよびnウエルWを形成した後 に、副ピット線SBLおよび副ソース線SSLとなる不 純物領域をイオン注入法により形成する。また、しきい 値電圧調整用のイオン注入等を必要に応じて行う。

【0048】つぎに、半導体基板SUB上にゲート絶縁

30 膜10を成膜する。具体的に、たとえば、短時間高温熱 処理法 (RTO法) により1000℃, 10 sの熱処理 を行い、酸化シリコン膜(ボトム絶縁膜11)を形成す る。つぎに、ボトム絶縁膜1.1上にLP-CVD法によっ り窒化シリコン膜(窒化膜12)を、最終膜厚が6nm となるように、これより厚めに堆積する。このCVD は、たとえば、ジクロロシラン(DCS)とアンモニア を混合したガスを用い、基板温度730℃で行う。形成 した窒化シリコン膜表面を熱酸化法により酸化して、た とえば3.5nmの酸化シリコン膜(トップ絶縁膜1 40 3)を形成する。この熱酸化は、たとえばH、〇雰囲気 中で炉温度950℃で40分程度行う。これにより、ト ラップレベル(窒化シリコン膜の伝導帯からのエネルギ 一差)が2.0eV以下の程度の深いキャリアトラップ が約1~2×1011/cm1の密度で形成される。ま た、窒化膜12が1nmに対し熱酸化シリコン膜(トゥ プ絶縁膜13)が1.5nm形成され、この割合で下地 の窒化膜厚が減少し、窒化膜12の最終膜厚が6nmと

【0049】ゲート電極(ワード線WL)となる導電膜 下層から順に、ボトム絶縁膜11,窒化膜12.トップ 50 とオフセット絶縁層(不図示)との積層膜を積層させ、

との積層膜を一括して同一パターンにて加工する。 続い て、サイドウォール絶縁層とともに自己整合コンタクト・ を形成し、自己整合コンタクトにより表出する副ピット 線SBLおよび副ソース線SSL上に、ビットコンタク トBCおよびソースコンタクトSCを形成する。その 後、これらプラグ周囲を層間絶縁膜で埋め込み、層間絶 縁膜上に主ビット線MBL および主ソース線MSLを形 成じた後、必要に応じて行う層間絶縁層を介した上層配 線の形成およびオーバーコート成膜とパッド開口工程等 を経て、当該不揮発性メモリセルアレイを完成させる。 【0050】つぎに、このような構成の不揮発性メモリ のバイアス設定例および動作について、メモリトランジ スタM11にデータを書き込む場合を例に説明する。図 5は、書き込み時のバイアス設定条件を示す回路図、図 6は読み出し時のバイアス設定条件を示す回路図、図7 は消去時のバイアス設定条件を示す回路図である。ま た、図8は書き込み動作を示す素子断面図、図9は消去 動作を示す素子断面図である。

19

【0051】書き込み時に、図5に示すように、選択ワ ード線WL1に所定の正電圧、例えば6.0Vを印加す る。選択主ビット線MBL1,選択主ソース線MSL1 および選択線SG11, SG12に所定の正電圧、たと えば-5.0∨を印加する。また、非選択ワード線WL 2~WLnに所定の書き込み禁止電圧、たとえば0Vを 印加し、非選択主ビッド線MBL2、非選択主ソース線¹ MSL2および基板 (nウエルW) にOVを印加する。 このとき、選択線SG21. SG22を、電源電圧Vec で保持する。これにより、選択副ビット線SBL1およ び選択副ソース線SSL1に-5Vが伝達され、非選択 副ピット線SBL2および非選択副ソース線SSL2に OVが伝達される。

【0052】この書き込み条件下、書き込み対象のメモ リトランジスタM11において、選択ワード線WL1に 印加された正電圧により、副ビット線SBL1および副 ソース線SSLlをなすp型不純物領域の表面が深い空 乏状態となり、エネルギーバンドの曲がりが急峻とな る。このときバンド間トンネル効果により電子が価電子 帯より伝導帯にトンネルし、p型不純物領域側に流れ る。発生したエレクトロンは、チャネル形成領域の中央 部側に若干ドリフトして、そこで電界加速され、その一 部がホットエレクトロンとなる。このp型不純物領域端 で発生した高エネルギー電荷(ホットエレクトロン) は、その運動量(方向と大きさ)を維持しながら殆ど運 動エネルギーを失うことなく効率よく、しかも高速に電 荷蓄積手段であるキャリアトラップに注入される。

【0053】副ビット線SBL1をなすp型不純物領域 からの電荷注入、副ソース線SSL1をなすp型不純物 領域からの電荷注入は、それぞれ局所的である。ところ が、本実施形態におけるメモリトランジスタのゲート長

蓄積手段の分布面内で、SBL側からの電荷注入領域1 4aと、SSL側からの電荷注入領域 14bが中央で合 体し、ほぼチャネル形成領域全面に対しエレクトロン注 入が行われる。とのため、当該メモリトランジスタM1 1のしきい値電圧が大きく低下し、書き込みがなされ る。すなわち、本実施形態では、ゲート長が短いほど、 電荷蓄積手段のチャネルに対向した全面に効率的にエレ クトロンが注入される。

【0054】一方、同じブロック内の非選択メモリトラ ンジスタM12, …では、ゲートとソースまたはドレイ ンとの間に5Vしか電圧がかからない。また、他のブロ ック内の非選択メモリトランジスタM21, M22, … では、ゲートとソースまたはドレインとの間にOVまた は6 V程度しか電圧がかからない。したがって、電荷蓄 積手段にエレクトロンが注入されず、有効に書き込みが 禁止される。

【0055】との書き込み方法では、電荷の電界加速方 向と注入方向がほぼ一致するため、従来のCHE注入方 式より電荷の注入効率が高い。また、チャネル自体は形 成せずに書き込みを行うため、電流消費が少なくてす む。ホール電流自体は小さいが、このように電荷蓄積手 段分布面内のほぼ全域に電荷が注入されることから、必 要なしきい値電圧変化を得るための書き込み時間は、た とえば10μs以下と従来より1桁以上短くなる。 【0056】以上の書き込み動作では、書き込みをすべ き選択セルを含むブロックと、書き込みを禁止すべきブ

ロックをバイアス条件により設定した。本実施形態で は、全てのブロックを選択し、ワード線♥L1に連なる セルを一括してページ書き込みすることができる。その 際、上記した注入効率の改善によってビット当たりの書 30 き込み電流が桁違いに小さくなり、従来のCHE注入方 - 式では1バイト (B) 程度であった一括並列書き込み可 能なセル数が、本実施形態では1キロバイト(kB)以 上と格段に大きくなる。

【0057】読み出しでは、ページ読み出しを基本とす る。図6に示すように、主ビット線MBL1, MBL1 2. …を接地した状態で、主ソース線に所定の負電圧、 たとえば-1.0Vを印加する。また、非選択ワード線 WL2, WL3, …に所定の読み出し禁止電圧、たとえ ぱ0 Vを印加し、主ビット線MBL1, MBL2. およ び基板(nウエル♥)に0∨を印加する。また、全ての 選択線SG11, SG21, SG12, SG22を電源 電圧Vҫҫで保持する。との状態で、読み出し対象のワー ド線WL1に所定の読み出しワード線電圧、たとえば− 2. 0∨を印加する。これにより、ワード線WL1に接 続されたメモリトランジスタM11, M21, …が書き 込み状態に応じてオンまたはオフする。すなわち、電荷 蓄積手段に電子が蓄積されていない消去状態のメモリト ランジスタはチャネルが形成され、電荷蓄積手段に電子 が100mm以下と短いため、図8に示すように、電荷 50 が蓄積された書き込み状態のメモリトランジスタではチ

ャネルが形成されない。そして、メモリトランジスタが オンした場合のみ主ビット線電圧が変化する。との電圧 変化を図示しないセンスアンブ等で増幅して読み出す。 【0058】消去は、チャネル全面から、FNトンネリ ングまたは直接トンネリングを用いて電子を注入すると とにより行う。たとえば電荷蓄積手段に保持された電子 をチャネル全面から直接トンネリングを用て全ブロック を一括消去する場合、図7に示すように、全てのワード 線WL1, WL2, …に-5V、全ての主ビット線MB L1, MBL2、全ての主ソース線MSL1, MSL2 10 および基板(nウエルW)に5Vを印加する。このと き、全ての選択線SG11, SG21, SG12, SG 22を電源電圧Vccで保持する。

【0059】これにより、図9に示すように、電荷蓄積 手段であるキャリアトラップに保持されていた電子が基 板側にチャネル全面から引き抜かれ、しきい値電圧が上 昇して消去が行われる。との電子引き抜きによる消去は 10ms程度まで低減でき、従来の直接トンネル効果に よるホール注入消去時間の典型値100msに比べ1桁 以上改善された。また、従来のホール注入による消去で は、書き込みに比べ電荷がボトム絶縁膜を通過する時間 が長いため絶縁膜質の劣化が懸念されるが、本発明で は、消去はとくに電子引き抜きを用いるため、信頼性が 髙い。

【0060】第1実施形態に係りゲート長が90nm程 度と短いメモリトランジスタに対し、ソース・ドレイン 両側からホットエレクトロンの局所注入を行った場合、 十分なしきい値電圧の低下が得られることが分かった。 このため、ゲート長を90nmと短くすることでエレク 及ぶことが、しきい値電圧の低下に大きく寄与している と推測される。以上より、ゲート長が90nmのMON - OSトランジスタで、書き込み速度 1 O μ s が達成され た。

【0061】書き込み状態、消去状態のメモリトランジ スタの電流-電圧特性について検討した。この結果、ド レイン電圧-1.0 Vでの非選択セルからのオフリーク 電流値は、約1nAと小さかった。この場合の読み出し 電流は10 μ A 以上であるため、非選択セルの誤読み出 しが生じることはない。したがって、ゲート長90nm 40 のMONOS型メモリトランジスタにおいて読み出し時 のパンチスルー耐圧のマージンは十分あることが分かっ た。また、リードディスターブ特性も評価したが、3× 10° s以上時間経過後でも読み出しが可能であること が分かった。

【0062】データ書き換え回数は、キャリアトラップ が離散化されているため良好で、1×10°回を満足す ることが分かった。また、データ保持特性は、1×10 *回のデータ書き換え後で85℃、10年を満足した。

モリトランジスタとして十分な特性が得られていること を確かめることができた。

【0063】第1実施形態に係る不揮発性メモリ装置で は、前記したように、バンド間トンネル起因ホットエレ クトロン電流による書き込みを行うため注入効率がCH E注入と比較して2~3桁改善され、高速書き込みが可 能である。また、ホットホール注入ではなく、電子の引 き抜きにより消去を行うため、ホール注入消去による絶 **縁膜質の劣化が抑制される。**

【0064】第2実施形態

第2実施形態では、ゲート絶縁膜内の電荷蓄積手段の分 布領域の一部に書き込みを行う場合、また、書き込み時 にビット線および/またはソース線を選択することによ り1回で2ビット/セルの書き込みを行う場合に関す る。第2実施形態に係る不揮発性メモリ装置は、メモリ セルアレイ構造および素子構造は第1実施形態と同様で あり、本実施形態においても図1~図4が適用される。 ただし、本実施形態においては、図4に示す構造のメモ リトランジスタのゲート長が、第1実施形態の場合より 20 長く、0.25 μ m 以下、たとえば0.18 μ m であ る。また、図5~図7のバイアス条件を示す図も、下記 のように一部の設定条件の変更があるが、基本的には適 用される。

【0065】図10に、本実施形態に係るMONOS型 メモリトランジスタでおいて、副ソース線SSL側に書 き込みを行った様子を示す。図5のメモリトランジスタ M11に書き込みを行う場合、制御線SG11をたとえ ぱOVに変更し、pチャネル型のセレクトトランジスタ S11をカットオフさせる。他のバイアス条件は図5と トロン注入領域が電荷蓄積手段のチャネル対向面全域に 30 同じとする。この結果、メモリトランジスタM11が接 続された副ビット線SBL1が電気的にフローティング 状態となり、その電位が上昇するため副ビット線SBL 1とゲート電極(選択ワード線W上上)との間に有効な --電圧が印加されない。一方、副ソース線SSL1と選択 ワード線WL1との間には、前記したように11V程度 の書き込み電圧が印加され、これにより、ゲート絶縁膜 10の副ソース線SSL1側の領域(第1記憶領域)に 局所的にバンド間トンネル電流に起因したホットエレク トロンが注入され、この第1記憶領域に局所的に保持さ れる。

【0066】逆に、副ビット線SBL1側の領域に書き 込みを行いたい場合は、セレクトトランジスタS11は オンさせ、制御線SG12の印加電圧をハイレベルにし てpチャネル型のセレクトトランジスタS12をカット オフさせ、これにより副ソース線SSL1をフローティ ング状態とする。これにより、ゲート絶縁膜10の副ビ ット線SBL1側の領域(第2記憶領域)に局所的にバ ンド間トンネル電流に起因したホットエレクトロンが注 入され、との第2記憶領域に局所的に保持される。図1 以上より、ゲート長90mmのMONOS型不揮発性メ 50 1に、第1,第2記憶領域に独立にデータを書き込んだ

状態のメモリトランジスタを示す。第1, 第2記憶領域 間に、ホットエレクトロンが注入されない第3の領域が 存在し、これにより2ビットのデータが確実に峻別され

23

【0067】読み出しでは、読み出し対象の電荷が蓄積 された第1または第2記憶領域がホール供給側(ソース 側)となるように、ソース・ドレイン電圧(主ビット線 MBL1 および出力ソース線MSL1の電圧)の印加方 向を決める。たとえば図6に示すパイアス条件におい て、主ソース線MSL1の印加電圧を-1.5Vに変更 10 し、ソース側、すなわち副ビット線SBL1側の第2記 憶領域のデータを読み出すことができる。逆に、副ソー ス線SSL1側の第1記憶領域のデータを読み出すとき は、主ビット線MBL1を低い電圧、たとえば-1.5 Vとし、主ソース線MSLIを高い電圧、たとえば接地 電圧にする。このようにソース・ドレイン電圧方向を、 第1, 第2記憶領域の何れの保持データを読み出すかに 応じて切り換えることにより、2 ビット/セルの記憶デ ータを独立に読み出すことが可能となる。なお、2ビッ トセルを微細化した場合、ドレイン電圧-1.0 Vで、 ゲート電圧等はゲート長が0.2μmの場合とほぼ同一 となる。消去は、第1実施形態と同様である。

【0068】第2実施形態では、第1実施形態と同様に バンド間トンネル電流に起因したホットエレクトロン電 流により書き込みを行うため、通常のCHE注入の場合 と比較して注入効率が3桁以上改善され、高速書き込み が可能となった。また、第1実施形態よりゲート長をあ る程度長くすることにより、ゲート絶縁膜10のチャネ ル方向領域端の第1, 第2記憶領域に独立に2ビットの 記憶データ保持が可能となった。さらに、読み出しで は、ソースとドレイン間の印加電圧方向を切り換えると とにより、1つのメモリセル当たり2ビットの記憶デー タを確実に読み出すことができる。また、本構造の2ビ ット/セル記憶のMONOSでは、中央のMOS構造の コントロールトランジスタのゲート長を短くする場合、 トランジスタの形状、実効ゲート長あるいは不純物プロ ファイルを最適化することにより、ゲート長は0. 1μ mまたはそれ以下まで微細化が可能である。

【0069】以下、第3~第6実施形態に、第1, 第2 実施形態のメモリセルアレイの構成およびパターンの変 40 更例について説明する。

【0070】第3実施形態

図12は、第3実施形態に係る分離ソース線NOR型の 不揮発性半導体メモリのメモリセルアレイの概略構成を 示す回路図である。

【0071】との不揮発性メモリ装置では、NOR型メ モリセルアレイの各メモリセルがメモリトランジスタ1 個で構成されている。図12に示すように、メモリトラ ンジスタM11~M22が行列状に配置され、これらト ランジスタ間がワード線、ビット線および分離型ソース 50 領域Dに一部重なるように、自己整合コンタクトホール

線によって配線されている。すなわち、ビット方向に隣 接するメモリトランジスタM11およびM12の各ドレ インがピット線BL1に接続され、各ソースがソース線 SL1に接続されている。同様に、ビット方向に隣接す るメモリトランジスタM2 1 およびM22の各ドレイン がビット線BL2に接続され、各ソペスがソース線SL 2に接続されている。また、ワード方向に隣接するメモ リトランジスタM11とM21の各ゲートがワード線W L1に接続され、同様に、ワード方向に隣接するメモリ トランジスタM12とM22の各ゲートがワード線WL 2に接続されている。メモリセルアレイ全体では、との ようなセル配置およびセル間接続が繰り返されている。 【0072】図13は、第3実施形態に係る微細NOR 型セルアレイの概略平面図である。また、図14は、図 13のA-A'線に沿った断面側から見た鳥瞰図であ

【0073】この微細NOR型メモリセルアレイでは、 図14に示すように、n型半導体基板SUB(nウエル でも可)の表面にトレンチまたはLOCOSなどから素 20 子分離絶縁層 ISOが形成されている。素子分離絶縁層 ISOは、図13に示すように、ビット方向(図12の 縦方向)に長い平行ストライプ状に配置されている。素 子分離絶縁層ⅠS○にほぼ直交して、各ワード線WL 1, WL2, WL3, WL4, …が等間隔に配線されて いる。このワード線は、第1実施形態と同様、ボトム絶 縁膜, 窒化膜, トップ絶縁膜からなるゲート絶縁膜上に 積層したポリシリコン等のゲート電極から構成されてい る。

【0.074】各素子分離絶縁層 I S O の間隔内の能動領 30 域において、各ワード線の離間スペースに、基板SUB と逆導電型の不純物が高濃度に導入されてソース不純物 領域Sとドレイン不純物領域Dとが交互に形成されてい る。とのソース不純物領域Sとドレイン不純物領域D は、その大きさがワード方向(図12の横方向)には素 子分離絶縁層ISOの間隔のみで規定され、ビット方向 にはワード線間隔のみで規定される。したがって、ソー ス不純物領域Sとドレイン不純物領域Dは、その大きさ と配置のばらつきに関しマスク合わせの誤差が殆ど導入 されないことから、極めて均一に形成されている。

【0075】ワード線の上部および側壁は、絶縁層で覆 われている。すなわち、ワード線WL1, WL2, …の 上部に同じパターンにてオフセット絶縁層が配置され、 オフセット絶縁層、その下のゲート電極 (ワード線) お よびゲート絶縁膜からなる積層パターンの両側壁に、サ イドウォール絶縁層が形成されている。このオフセット 絶縁層およびサイドウォール絶縁層により、各ワード線 同士のスペース部分に、ワード線に沿って細長い自己整 合コンタクトホールが開口されている。

【0076】ソース不純物領域Sまたはドレイン不純物

内に導電性材料が互い違いに埋め込まれ、これによりビットコンタクトBCおよびソースコンタクトSCが形成

る。

ットコンタクトBCおよびソースコンタクトSCが形成されている。これらコンタクトBC、SCの形成では、自己整合コンタクトホール全域を埋め込むように導電材料を堆積し、その上に、エッチングマスク用のレジストパターンを形成する。このとき、レジストパターンを自己整合コンタクトホールの幅より一回り大きくし、また、一部を素子分離絶縁層ISOに重ねる。そして、このレジストパターンをマスクとしてレジストパターン周囲の導電材料をエッチングにより除去する。これにより、2種類のコンタクトBC、SCが同時に形成され

25

【0077】図示しない絶縁膜でコンタクト周囲の凹部が埋め込まれている。この絶縁膜上を、ビットコンタクトBC上に接触するビット線BL1、BL2、…と、ソースコンタクトSC上に接触するソース線SL1、…が交互に、平行ストライブ状に形成されている。

【0078】この微細NOR型セルアレイは、そのビット線またはソース線に対するコンタクト形成が、自己整合コンタクトホールの形成と、ブラグの形成により達成 20 される。自己整合コンタクトホールの形成では、ワード線との絶縁分離が達成されるとともに、ソース不純物領域Sまたはドレイン不純物領域Dの表出面が均一に形成される。そして、ビットコンタクトBCおよびソースコンタクトSCの形成は、この自己整合コンタグトホール内のソース不純物領域Sまたはドレイン不純物領域Dの表出面に対して行う。したがって、各ブラグの基板接触面は、そのビット方向のサイズがほぼ自己整合コンタクトホールの形成により決められ、その分、コンタクト面積のバラツキは小さい。 30

【0079】ビットコンタクトBCまたはソースコンタクトSCと、ワード線との絶縁分離が容易である。すなわち、ワード線形成時に一括してオフセット絶縁層を形成しておき、その後、絶縁膜の成膜と、全面エッチング(エッチバック)を行うだけでサイドウォール絶縁層が形成される。また、ビットコンタクトBCとソースコンタクトSC、さらに、ビット線とソース線が同一階層の導電層をパターンニングして形成されるため、配線構造が極めて簡素であり、工程数も少なく、製造コストを低く抑えるのに有利な構造となっている。しかも、無駄な空間が殆どないことから、各層の形成をウエハブロセス限界の最小線幅Fで行った場合、8F¹に近い非常に小さいセル面積で製造できる。

【0080】第3実施形態に係るMONOS型メモリトランジスタの素子構造は、基本的な構造は第1. 第2実施形態と同様である。ただし、この第3実施形態におけるメモリトランジスタでは、ソース不純物領域Sとドレイン不純物領域Dとの対向方向(チャネル方向)とワード線WLの配線方向が直交する。したがって、ゲート長は、ほぼワード線幅で決まる。

【0081】このような構成のメモリトランジスタの製造においては、ソースとドレインとなる不純物領域S,Dの形成をワード線の形成後に行うことが、第1実施形態と大きく異なる。すなわち、第1実施形態と同様に、素子分離絶縁層ISO、ゲート絶縁膜10およびゲート電極膜の成膜と加工を行った後に、形成したパターンと自己整合的にソース不純物領域Sおよびドレイン不純物領域Dを、イオン注入法により形成する。

【0082】続いて、図14のメモリセルアレイ構造と 10 するために、サイドウォール絶縁層とともに自己整合コ ンタクトホールを形成し、自己整合コンタクトホールに より表出するソースおよびドレイン不純物領域S,D上 にビットコンタクトBCおよびソースコンタクトSCを 形成する。その後、これらコンタクト周囲を層間絶縁膜 で埋め込み、層間絶縁膜上にビット線およびソース線を 形成した後、必要に応じて行う層間絶縁層を介した上層 配線の形成およびオーバーコート成膜とパッド開口工程 等を経て、当該不揮発性メモリセルアレイを完成させ る。

0 【0083】第1,第2実施形態では、副ビット線SB Lおよび副ソース線SSLにセレクトトランジスタを介 してトランジスタのソース・ドレイン不純物領域に伝達 した。本実施形態では、第1,第2実施形態で副ビット 線SBLおよび副ソース線SSLに伝達した電圧を、ビット線BLおよびソース線SSLに値に印加する。これに より、第1,第2実施形態と同様な動作、すなわち書き 込み,読み出しおよび消去が可能となる。各トランジス タにおける電荷の注入等のされ方は第1,第2実施形態 と同様であり、ここでの説明は省略する。

30 【0084】なお、本実施形態の変形として、ソース線 および/またはビット線を第1実施形態と同様にして半 導体不純物領域から構成し、32~128個のメモリセ ルごとにコンタクトを介して、この不純物領域をそれぞっ れメタル配線に接続させた場合でも、第1,第2実施形 態と同様な効果が得られる。

【0085】第4実施形態

第4実施形態は、上記した第3実施形態のメモリセルアレイ構造の変形に関する。図15は、自己整合技術と蛇行ソース線を用いた微細NOR型メモリセルアレイの概略平面図である。

【0086】このNOR型セルアレイでは、図示せぬ n ウエルの表面に概帯状のトレンチまたはLOCOSなど素子分離絶縁層 ISOが等間隔でビット方向(図15の縦方向)に配置されている。素子分離絶縁層 ISOにほぼ直交して、各ワート線WLm-2, WLm-1, WLm, WLm+1 が等間隔に配線されている。このワート線構造は、前述の実施形態と同様に、ボトム絶縁膜、窒化膜、トップ絶縁膜及びゲート電極の積層膜から構成されている。

50 【0087】各素子分離絶縁層の間隔内の能動領域にお

いて、各ワード線の離間スペースに、例えばn型不純物が高濃度に導入されてソース不純物領域Sとドレイン不純物領域Sとドレイン不純物領域Sとドレイン不純物領域Bは、その大きさがワード方向(図15の横方向)には素子分離絶縁層ISOの間隔のみで規定され、ビット方向にはワード線間隔のみで規定される。したがって、ソース不純物領域Sとドレイン不純物領域Dは、その大きさと配置のばらつきに関しマスク合わせの誤差が殆ど導入されないことから、極めて均一に形成されている。

【0088】各ワード線の周囲は、サイドウォール絶縁層を形成するだけで、ソース不純物領域Sとドレイン不純物領域Dとに対し、ビット線接続用のコンタクトホールとソース線接続用のコンタクトホールとが2度のセルフアラインコンタクト技術を同時に転用しながら形成される。しかも、上記プロセスはフォトマスクが不要となる。したがって、先に述べたようにソース不純物領域Sとドレイン不純物領域Dの大きさや配置が均一な上に、これに対して2次元的に自己整合して形成されるビット線またはソース線接続用のコンタクトホールの大きさも極めて均一となる。また、上記コンタクトホールはソース不純物領域Sとドレイン不純物領域Dの面積に対し、ほぼ最大限の大きさを有している。

【0089】その上でビット方向に配線されているソープス線SLn-1、SLn、SLn+1(以下、SLと表記)は、ドレイン不純物領域Dを避けながら素子分離絶縁層ISO上とソース不純物領域S上に蛇行して配置され、上記ソース線接続用のコンタクトホールを介して、下層の各ソース不純物領域Sに接続されている。ソース線SL上には、第2の層間絶縁膜を介してビット線BLn-1、BLn、BLn+1(以下、BLと表記)が等間隔で配線されている。このビット線BLは、能動領域上方に位置し、ビット線接続用のコンタクトホールを介して、下層の各ドレイン不純物領域Dに接続されている。

【0090】とのような構成のセルバターンでは、上記したように、ソース不純物領域Sとドレイン不純物領域Dの形成がマスク合わせの影響を受けにくく、また、ビット線接続用のコンタクトホールとソース線接続用のコンタクトホールが、2度のセルフアライン技術を一括転用して形成されることから、コンタクトホールがセル面積縮小の制限要素とはならず、ウエハブロセス限界の最小線幅Fでソース配線等ができ、しかも、無駄な空間が殆どないことから、6 F² に近い非常に小さいセル面積が実現できる。

【0091】第5実施形態

第5実施形態は、いわゆる仮想接地型と称される、共通 ソース線NOR型の不揮発性メモリ装置に関する。図1 6は、仮想接地NOR型のメモリセルアレイ構成を示す 回路図である。また、図17は、仮想接地NOR型のメ モリセルアレイの概略平面図である。

【0092】 このメモリセルアレイでは、図12のよう にソース線が分離されておらず、共通化されている。と の共通化されたソース線は隣りのメモリセルを動作させ るときはビット線として機能する。したがって、このメ モリセルアレイでは、ビット方向の配線は全て"ビット 線"と称する。各ビット線BL1~BL3は、図17に 示すように、半導体の不純物領域からなる拡散層配線 (副ビット線SBL1, SBL2, …)と、図示しない ビットコンタクトを介して各副ビット線SBL1, SB 10 L2, …に接続されたメタル配線(主ビット線MBL 1, MBL2, …)とからなる。このメモリセルアレイ のパターンでは、素子分離絶縁層ISOが全くなく、そ の分、第1~第4実施形態のメモリセルアレイよりセル 面積が縮小されている。なお、その1本おき、たとえば ビット線BL1とBL3を、図示しないビットコンタク トを介して上層のメタル配線に接続させてもよい。

【0093】本実施形態では、第1、第2実施形態で副ビット線SBLおよび副ソース線SSLに伝達した電圧を、主ビット線MBLおよび主ソース線SSLに直に印加する。これにより、第1、第2実施形態と同様な動作、すなわち書き込み、読み出しおよび消去が可能となる。各トランジスタにおける電荷の注入等のされ方は第1実施形態と同様であり、ここでの説明は省略する。仮想接地NOR型では、ソース線が共通化されているため、一般に、ブード方向に隣接したメモリトランジスタへの誤書き込みが問題となる。しかし、第1実施形態に仮想接地NOR型を適用した場合、ソース側とドレイン側双方から電荷注入して初めて大きなしきい値電圧変化となることから、ワード方向に隣接した非選択メモリトランジスタは誤書き込みされにくいという利点がある。

【0094】第6実施形態

30

第6実施形態は、いわゆるFG型におけるHiCR型と同様の、共通ソース線NOR型の不揮発性メモリ装置に関する。図18は、第6実施形態に係わるメモリセルアレイの概略平面図である。なお、メモリセルアレイの回路図は、第5実施形態と同様であり図16が適用される。

【0095】このメモリセルアレイでは、図18のように、ワード方向に隣接する2つのメモリトランジスタ間でソース線(主ソース線MSLおよび副ソース線SSL)が共通に設けられている。したがって、素子分離絶縁層ISOは、副線(副ビット線SBLn、SBLn+1および副ソース線SSL)3本どとに設けられている。このメモリセルアレイのパターンでは、第1~第4実施形態と比較すると素子分離絶縁層ISOが少なく、その分、第1~第4実施形態のメモリセルアレイよりセル面積が縮小されている。

【0096】本実施形態では、第1. 第2実施形態で副 ビット線SBLおよび副ソース線SSLに伝達した電圧 50 を、主ビット線MBLおよび主ソース線SLに直に印加 する。これにより、第1,第2実施形態と同様な動作、すなわち書き込み、読み出しおよび消去が可能となる。各トランジスタにおける電荷の注入等のされ方は第1実施形態と同様であり、ここでの説明は省略する。また、仮想接地NOR型と同様、ソース側とドレイン側双方から電荷注入して初めて大きなしきい値電圧変化となることから、ワード方向に隣接した非選択メモリトランジスタは誤書き込みされにくいという利点がある。

【0097】以下、第2実施形態より更に2ビット/セル書き込みに適した構造のメモリセルを有する実施形態 10 を説明する。

【0098】第7実施形態

第7実施形態は、2ビット/セル書き込みが容易な分離ソース線NOR型の不揮発性メモリに関する。図19に、メモリセルアレイの4セル分の回路図を示す。なお、このメモリセルアレイは、図1のメモリセルアレイの要部を拡大し、あるいは図12に対応するものである。また、図20に、第7実施形態に係るメモリトランジスタの構造を断面図により示す。

【0099】図20に示すメモリトランジスタは、その 20 電荷保持機能を有するゲート絶縁膜が、副ビット線SB Li側のゲート絶縁膜10aと、副ビット線SBLi+ 1側のゲート絶縁膜10bとから構成されている。両ゲ ート絶縁膜10a, 10bは、チャネル中央部上の単層 のゲート絶縁膜14を挟んで空間的に分離されている。 両ゲート絶縁膜10a,10bそれぞれが、第1実施形 態におけるゲート絶縁膜10と同様の膜構造を有する。 すなわち、ゲート絶縁膜10aは、下層から順に、ボト ム絶縁膜11a, 窒化膜12a, トップ絶縁膜13aか ら構成されている。同様に、ゲート絶縁膜10bは、下 層から順に、ボトム絶縁膜11b,窒化膜12b,トッ プ絶縁膜13bから構成されている。ボトム絶縁膜11 --- a, llb, 窒化膜 l 2 a, l 2 b, トップ絶縁膜 l 3 a. 13bそれぞれは、第1実施形態におけるボトム絶 縁膜11, 窒化膜12, トップ絶縁膜13と同様の材 料、膜厚で、同様の成膜法により形成される。

【0100】 CCで、ゲート絶縁膜10bの窒化膜12bを中心とした領域を "第1記憶領域R1"、ゲート絶縁膜10aの窒化膜12aを中心とした領域を "第2記憶領域R2"、ゲート絶縁膜部分を "第3の領域R3"という。本実施形態では、電荷蓄積手段(キャリアトラップ)の分布領域(第1記憶領域R1および第2記憶領域R2)が空間的に分離され、その間の領域(第3の領域R3)が単一材料の絶縁膜からなる。このため、互いに離れた2つのメモリ領域を有するメモリトランジスタとゲート電極が共通なMOS構造のコントロールトランジスタが一体的に集積化された素子構造となっている。

【0101】との構造の利点は種々ある。その一つは、

10 m 30

電荷注入範囲が限定されることで、過剰の電荷注入がされにくいことにある。また、他の利点は、詳細は後述するが、可変しきい値電圧素子であるメモリトランジスタのほかに、しきい値電圧が一定なMOS型のコントロールトランジスタによりチャネルのON/OFFが制御できる点にある。さらに、高温保持時に、蓄積電荷が横方向に拡散しないので信頼性に優れる点も大きな利点である。

【0102】両端のゲート絶縁膜10a,10b間のゲート絶縁膜14は、たとえばCVD法により形成した酸化シリコン膜からなり、両端のゲート絶縁膜間を埋め込むように形成されている。

【0103】このゲート絶縁膜構造の種々ある形成方法 の一例では、まず、第1実施形態と同様に全面にボトム 絶縁膜、窒化膜、トップ絶縁膜の積層膜を形成した後、 チャネル中央部上で、この積層膜を一部エッチングによ り除去する。これにより、ゲート絶縁膜10a, 10b が空間的に分離して形成される。全面に酸化シリコン膜 を厚く堆積させ、酸化シリコン膜表面からエッチバック を行う。そして、ゲート絶縁膜10a,10b上の絶縁 膜が除去され、ゲート絶縁膜10a, 10b間がゲート 絶縁膜14で埋まった段階でエッチバックを停止する と、当該ゲート絶縁膜構造が完成する。なお、このエッ チバック時のオーバエッチングを防止すため、ゲート絶 縁膜10a, 10b上に予めにエッチングストッパ膜、 たとえば窒化シリコン膜を薄く形成してもよい。その後 は、第1実施形態と同様にしてワード線▼Lの形成工程 等を経て、当該メモリトランジスタを完成させる。

【0104】つぎに、このような構成の不揮発性メモリの動作について、ワード線WL1に接続された複数のメモリトランジスタM11, M21, …を例に説明する。図21(A)は、書き込み時のバイアス設定条件を示す回路図、図21(B)は書き込み動作を示す素子断面図、図22(A), (B)は読み出し時のバイアス設定条件を示す回路図、図23(A)は消去時のバイアス設定条件を示す回路図、図23(B)消去動作を示す素子断面図である。

【0105】書き込みは、同一ワード線(ここでは、WL1)に連なるメモリセルに対し並列に一括して行う。 21に示すように、メモリトランジスタの第1,第2 記憶領域R1,R2のどちらに書き込みを行うかによって、副ビット線SBL1,SBL2,…および副ソース線SSL1,SSL2,…の電圧印加の設定パターンを決める。すなわち、図21の例では、メモリトランジスタM11の第1記憶領域R1と、メモリトランジスタM11の第1記憶領域R1,R2とにホットエレクトロン注入を行うこととし、それに対応して副ビット線SBL1,SBL2と副ソース線SSL2に、所定の負電圧、たとえば-5V程度の電圧を印加する。ホットエレクトロン注入を行わない残りの副線、ここでは副ソー

ス線SSL1はオーブンとし、電気的フローティング状 態とする。また、選択ワード線WL1に所定の正電圧、 たとえば6Vを印加し、他の非選択ワード線WL2~W Lnに所定の書き込み禁止電圧、たとえばOVを印加 し、基板(nウエル♥)に0∨を印加する。

【0106】この書き込み条件下、書き込み対象行の複 数のメモリトランジスタにおいて、選択ワード線WL1 に印加された正電圧により、所定の負電圧(-5V)が 印加された副ピット線SBL1、SBL2および副ソー 態となり、その結果、第1, 第2実施形態と同様な原理 により、ホットエレクトロンが効率よく、しかも高速に 電荷蓄積手段であるキャリアトラップに注入される。と の結果、メモリトランジスタしきい値電圧が、消去状態 のV the = -2. 5 V ~ -2. 3 V から減少して、書き 込み状態のVthp (≧-0.5V) に変化する。

【O107】一方、非選択行のメモリトランジスタM1 2, 22, …では、ゲートとソースまたはドレインとの 間に6V程度しか電圧がかからない。したがって、電荷 蓄積手段にホットエレクトロンが注入されず、有効に書 20 き込みが禁止される。

【0108】この書き込み方法では、電荷の電界加速方 向と注入方向がほぼ一致するため、従来のCHE注入方 式より電荷の注入効率が高い。また、チャネル自体は形 成せずに書き込みを行うため、電流消費が少なくてす む。電流自体は小さいが、このように電荷蓄積手段分布 面内のほぼ全域に電荷が注入されることから、必要なし きい値電圧変化を得るための書き込み時間は、たとえば 10μs以下と従来より1桁以上短くなる。また、この 書き込みでは、副ビット線SBL1をなすp型不純物領 域からの電荷注入、副ソース線SSL1をなすp型不純 物領域からの電荷注入は、それぞれ局所的である。すな わち、本実施形態では、電荷を注入できる領域が第1記 憶領域R1または第2記憶領域R2に限定されるため、 過剰の書き込みが防止できる。

【0109】さらに、副線SBL, SSLへの印加電圧 の組合せを設定しワード線を立ち下げるだけの1回の動 作でページ書き込みができる。その際、上記した注入効 率の改善によってビット当たりの書き込み電流が桁違い に小さくなり、従来のCHE注入方式では1バイト

(B)程度であった一括並列書き込み可能なセル数が、 本実施形態では1キロバイト(kB)以上と格段に大き くなる。なお、ページ書き込みを行わない場合は、書き 込みをすべき選択セル列と、書き込みを禁止すべき非選 択セル列をバイアス条件により区別し、その選択セル列 のみに対する書き込みも可能である。

【0110】読み出しでは、ページ読み出しを基本とす る。第2記憶領域R2のビットを読み出す場合、図22 (A) に示すように、副ビット線SBL1, SBL2. …に所定のドレイン電圧、たとえば-1.5∨を印加

し、副ソース線SSL1, SSL2, …および基板に0 Vを印加する。また、非選択ワード線WL2、WL3. …に所定の読み出し禁止電圧、たとえば0 V を印加す る。この状態で、読み出し対象のワード線WL1に所定 の読み出しゲート電圧、たとえば-4.5 Vを印加す る。これにより、ワード線WL1に接続されたメモリト ランジスタM21, …の第2記憶領域R2が書き込み状 態の場合、そのメモリトランジスタM21がオンし、読 み出し電流 I。が図のように流れて副ビット線電圧が変 ス線SSL2をなすp型不純物領域の表面が深い空乏状 10 化する。一方、第2記憶領域R2が書き込み状態でない メモリトランジスタM11は、しきい値電圧が高いまま でありオフ状態を維持する。その後、オンしたメモリト ランジスタを介してプリチャージ電荷がソース線に流れ た副ピット線SBL2等の電圧変化を、図示しないセン スアンプ等で増幅して読み出す。第1記憶領域R 1の読 み出しは、ドレイン電圧-1.5 Vを上記とは逆方向に 印加することで達成される。

> 【0111】ところで、チャネル中央部にMOS型コン トロールトランジスタがない第2実施形態のトランジス タ構造では、書き込み時にエレクトロンの注入が過剰に 行われメモリトランジスタのしきい値電圧が大きく低下 すると、読み出し時の電流量がばらつく上、電流消費も 無駄が多い。

【0112】本実施形態のようにチャネル中央部(第3 の領域R3)でMOSトランジスタが形成された構造で は、第3の領域R3におけるMOSトランジスタのしき い値電圧Vth(MOS) が、たとえば-0.5V~-0.7 V程度に予め設定されている。このため、メモリトラン ジスタに過剰書き込みがされている場合でも、その影響 30 を読み出し時に受けない。なぜなら、メモリトランジス タのしきい値電圧が大きく低下し読み出し電流が増大し ようとすると、MQS型のコントロールトランジスタが カットオフしリミッタとして機能するからである。した がって、このメモリセルではセレクトトランジスタのし きい値電圧制御を通して読み出し電流の上限が制御で き、無駄な電流消費がないという利点がある。

【0113】消去は、第1,第2実施形態と同様、チャ ネル全面、FNトンネリングまたは直接トンネリングを 用いてチャネル全面から電子を引き抜くことにより行 40 う。直接トンネリングを用て全ブロックを一括消去する 場合、たとえば図23(A)に示すように、全てのワー ド線WL1, WL2, …に-5 V、全ての副ビット線S BL1, SBL2, …、全ての副ソース線SSL1, S SL2, …および基板(pウエルW)に5Vを印加す

【0114】 これにより、図23(B) に示すように、 電荷蓄積手段に保持されていた電子が基板側に引き抜か れ、しきい値電圧が上昇して消去が行われる。この電子 引き抜きによる消去時間は10ms程度まで低減でき、 50 従来の直接トンネル効果によるホール注入消去時間の典

型値100mgに比べ1桁以上改善された。また、従来 のホール注入による消去では、書き込みに比べ電荷がボ トム絶縁膜を通過する時間が長いため絶縁膜質の劣化が 懸念されるが、本発明では消去は電子引き抜きを用いる ため、信頼性が高い。

【0115】以上の書き込み、読み出しおよび消去のオ ペレーションを用いて、メモリセルの信頼性データを調 べた。この結果、データ書き換え特性、データ保持特性 およびリードディスターブ特性に関して、データ書き換 え1×10°回以上、データ保持が10年、リードディ スターブ特性が10年は保証できることが分かった。ま た、データ保持特性は、1×10°回のデータ書き換え 後でも85℃, 10年を満足した。なお、本構造の2ビ ット/セル記憶のMONOSでは、中央のMOS構造の コントロールトランジスタのゲート長を短くする場合、 トランジスタの形状、実効ゲート長あるいは不純物プロ ファイルを最適化することにより、ゲート長は0. 1μ mまたはそれ以下まで微細化が可能である。

【0116】第8実施形態

第8実施形態は、2ビット/セル書き込みが容易な仮想 20 接地NOR型の不揮発性メモリに関する。.

【0117】図24は、第8実施形態に係るメモリセル アレイの構成例を示す回路図である。このメモリセルア レイは、基本的には、第5実施形態と同様の仮想接地N OR型のメモリセルアレイである。だだし、このメモリ セルアレイでは、各メモリトランジスタに、ソース・ド レイン不純物領域側からチャネル形成領域に一部重なる ようにコントロールゲートが設けられている。そして、 ビット方向に連なるメモリトランジスタM11, M1 線CL1a,他方のコントロールゲートを共通接続する 制御線CL1b,他の列に属しビット方向に連なるメモ ニリトランジスタM2 1, M22, …の一方のコントロー 、 ルゲートを共通接続する制御線CL2a.他方のコント ロールゲートを共通接続する制御線CL2 b, …が設け られている。各制御線は、ワード線とは独立に制御され る。

【0118】図24においては、各制御線がチャネル形 成領域に一部重なることによって、中央のメモリトラン ジスタをはさんで両側にMOS構造のコントロールトラ 40 ンジスタが形成されている。

【0119】図25に、第8実施形態に係るトランジス タ構造の例を示す。とのメモリトランジスタにおいて、 チャネル形成領域の中央部に、下層からボトム絶縁膜1 1, 窒化膜12, トップ絶縁膜13からなるゲート絶縁 膜10を介してメモリトランジスタのゲート電極15が 積層されている。このゲート電極15は、図示しないワ ード線WLをなす上層配線層に接続され、ワード方向の メモリセル間で共通に接続されている。

【0120】一方、メモリトランシスタのチャネル方向 50 たがってホットエレクトロンが発生し得ず、有効に書き

両側の副ピット線SBLi, SBLi+1上に、コント ロールトランジスタのゲート絶縁膜16aが形成されて いる。そのゲート絶縁膜16a上に、コントロールゲー トCGが形成されている。コントロールゲートCGとゲ ート電極15との間は、スペーサ絶縁層16bにより絶 縁分離されている。

【0121】このメモリセルの形成では、たとえば、ゲ ート絶縁膜10とゲート電極15となる導電膜を全面に 形成した後、ゲート電極のパターンニング時に、ゲート 絶縁膜10を上層から順次加工する。つぎに、とのバタ ーンをゲート絶縁膜16aで覆う。スペーサ絶縁膜16 bをゲート絶縁膜16aより厚くする場合は、さらに同 種の絶縁膜を積み増しした後、異方性エッチングする。 これにより、ゲート電極の側壁側にスペーサ絶縁層16 bが形成される。コントロールゲートCGとなる導電膜 を堆積し、この導電膜を異方性エッチングして、サイド ウォール状に残し、これにより、コントロールゲートC Gを形成する。

【0122】このようにして形成されたトランジスタの 書き込み動作では、前記した他の実施形態と同様にベー シ書き込みを行う。バイアス条件は、基本的に第7実施 形態と同様である。ただし、この第8実施形態では、ビ ット線がワード方向に隣接した2メモリセル間で共通と なっているため、メモリトランジスタの第1記憶領域R 1, 第2記憶領域R2に書き込みを行うか否かは、コン トロールトランシスタのコントロールゲートCGの電圧 により制御する。すなわち、ビット線BL1, BL2, …は全て-5 Vの電圧を印加しておき、書き込みを行う 側のコントロールゲートCGのみ所定の正電圧、たとえ 2. …の一方のコントロールゲートを共通接続する制御 30 ぱ6 Vを印加する。これにより、この正電圧印加のコン トロールゲートCG下では、p型不純物領域が深い空乏 状態となり、エネルギーバンドの曲がりが急峻となる。 とのときバンド間トンネル効果により電子が価電子帯よ... り伝導帯にトンネルし、p型不純物領域側に流れる。発 生したエレクトロンは、チャネル形成領域の中央部側に 若干ドリフトして、そこで、より強電界を及ぼしている ゲート電極15により電界加速され、その一部がホット エレクトロンとなる。このp型不純物領域端で発生した 高エネルギー電荷 (ホットエレクトロン) は、その運動・ **量**(方向と大きさ)を維持しながら殆ど運動エネルギー を失うことなく効率よく、しかも高速に電荷蓄積手段で あるキャリアトラップに注入される。この結果、メモリ トランジスタしきい値電圧が、消去状態のV the =-2. 5 V ~ - 2. 3 V から減少して、書き込み状態の V thp (≧-0.5V) に変化する。

> 【0123】一方、書き込みを行いたくない側のコント ロールゲートCGは、0Vまたは-5V程度の負電圧を 印加する。とのコントロールゲートCG下のp型不純物 領域は、エネルギーバンドの曲がりが急峻とならず、し

込みが禁止される。

【0124】との書き込み方法では、第7実施形態と同 様の効果、すなわちページ書き込みを、電荷の注入効率 が高くて高速に、しかも少ない電流消費で達成できる。 【0125】読み出しでは、ページ読み出しを基本と し、基本的な印加バイアス値、すなわちドレイン側に-1. 5 V、ソース側に0 V、そしてゲートに-4. 5 V を印加する事自体は第7実施形態と同様である。ただ し、本実施形態では、このビット方向の共通線(ビット 線BL1, BL2, …) がワード方向に隣接した2メモ 10 リセル間で共通化されている。このため、第6実施形態 と同様に、ビット方向の共通線に対し-1.5VとOV を交互に印加すると、-1.5 Vを印加した共通線(ビ ット線) に、これに接続した2メモリセル分のデータが 読み出されてしまいデータ判別が不可能となってしま う。そこで、一方のメモリセルは、コントロールゲート CGをオンさせてチャネルをカットフしておく必要があ る。すなわち、1回の読み出し動作で、1列ごとにしか 読み出せない。第1記憶領域R1、第2記憶領域R2の 読み出しで2回の動作を必要とするため、結局、1ペー 20 荷蓄積手段を含み電荷保持能力を有したONO膜タイプ ジの読み出しに4回の動作サイクルを要することなる。 【0126】消去は、前記した他の実施形態と同様であ る.

35

【0127】第9実施形態

第9実施形態は、2ビット/セル書き込みが容易な分離 ソース線NOR型の他のメモリ素子例に関する。

【0128】図26は、第9実施形態に係るメモリセル アレイの構成例を示す回路図である。このメモリセルア レイでは、各メモリセルにおいて、中央がビット方向の 制御線CL1, CL2, …に接続されたMOS構造のコ ントロールトランジスタとなっており、その両側それぞ れに、ゲートがワード線WL1、WL2、…に接続され たメモリトランジスタが形成されている。

-【0129】図27(A)に、第9実施形態に係るメモ リセルの第1の構造例を示す。このメモリセル構造は、 第7実施形態(図20)に示すメモリセル構造と比べる と、第1記憶領域R1,第2記憶領域R2および第3の 領域R3Cとにゲート電極が分離して設けられている。 すなわち、チャネル形成領域中央部上に形成されコント ロールゲートCGと、そのコントロールゲートCGと絶 40 る。 縁分離され、チャネル方向両側に設けられ、ワード線♡ Lに接続されたゲート電極15a.15bとを有する。 コントロールゲートCGは、ソース側とドレイン側で空 間的に分離された2つのゲート積層パターン、すなわち ゲート電極15aとゲート絶縁膜10aとの積層パター ンと、ゲート電極15bとゲート絶縁膜10bとの積層 パターンとの間に、ゲート絶縁膜17を介して埋め込ま れている。

【0130】とのメモリセルの種々ある形成法の一例に

ート電極15a, 15bとなる導電膜を全面に形成した 後、2つのゲート電極15a, 15bのパターンニング 時に、ゲート絶縁膜10a,10bを一括して加工す る。とれにより、副ビット線SBLi側と、副ビット線 SBLi+1側に空間的に分離して、2つのゲート電極 15a, 15bとゲート絶縁膜10a, 10bの積層バ ターンが形成される。その後、全面に絶縁膜17とコン トロールゲートCGとなる導電膜とを堆積し、これらの 膜をエッチバックする。これにより、2つのゲート電極 15a, 15bとゲート絶縁膜10a, 10bの積層バ ターン間に、ゲート絶縁膜17とコントロールゲートC Gが埋め込まれるように形成される。

【0131】このように形成されたメモリセルでは、第 7実施形態と同様に過剰書き込みの影響を低減するため に、チャネル形成領域中央部に、ワード線に接続された MOS型のコントロールトランジスタが形成されてい る。とのコントロールトランジスタのしきい値電圧は、 たとえば-0.5V~-0.7Vに設定される。また、 ビット線BLi, BLi+1をなす不純物領域上に、電 のゲート絶縁膜10a,10bを介してゲート電極15 a. 15bが配置され、これによりメモリトランジスタ が形成されている。

【0132】図27 (B) に、第9実施形態に係るメモ リセルの第2の構造例を示す。前記した図27(A)で はゲート電極15a. 15bが2つに分離されていた が、このメモリセル構造ではメモリトランジスタのゲー ト電極18が、単一の導電材料から一体に形成されてい る。このゲート電極18は図26におけるワード線WL を構成し、ONOタイプのゲート絶縁膜10を間に挟ん で、中央のコントロールゲートCG上に交差している。 このため、ONOタイプのゲート絶縁膜10は、コント ロールゲートCGとソース・ドレイン領域(ビット線B LiまたはBLi+1)との間のチャネル形成領域部分 上にそれぞれ接触している。とのゲート絶縁膜10のチ ャネル形成領域に接触した部分が第1. 第2記憶領域R 1、R2となる。また、コントロールゲートCGの下の ゲート絶縁膜17は単層の絶縁膜からなり、この単層の 絶縁膜が電荷保持能力を有しない第3の領域R3とな

【0133】この第2の構造のメモリセルは、電荷保持 能力を有した〇NOタイプのゲート絶縁膜10を2つに 分離する必要がない。すなわち、p型不純物領域(ビッ ト線BLi, BLi+1)が形成されたnウエルW上 に、コントロールゲートのゲート積層パターン(17, CG)をビット方向に長く形成した後、ゲート絶縁膜1 0を第1実施形態と同様な方法によって成膜し、ゲート 電極18となる導電膜を堆積し、この導電膜とゲート絶 縁膜10をワード方向に長いパターンに─括して加工す おいては、たとえば、ゲート絶縁膜10a.10bとゲ 50 る。したがって、製造プロセスが簡素化でき、作りやす

り、そのしきい値電圧制御を通して読み出し電流の上限が制御でき、無駄な電流消費がないという利点がある。 【0139】消去は、他の実施形態と同様に行う。なお、本構造の2ビット/セル記憶のMONOSでは、中央のMOS構造のコントロールトランジスタのゲート長を短くする場合、トランジスタの形状、実効ゲート長あ

を短くする場合、トランジスタの形状、実効ゲート長あるいは不純物プロファイルを最適化することにより、ゲート長は 0.1μ mまたはそれ以下まで微細化が可能である。

10 【0140】以下、第10、第11実施形態に、第1~ 第9実施形態のメモリトランジスタ構造の変形例を示 す。

【0141】第10実施形態

第10実施形態は、メモリトランジスタの電荷蓄積手段 としてゲート絶縁膜中に埋め込まれ例えば10ナノメー タ以下の粒径を有する多数の互いに絶縁されたSiナノ 結晶を用いた不揮発性半導体記憶装置(以下、Siナノ 結晶型という)に関する。

【0142】図28は、このSiナノ結晶型メモリトランジスタの素子構造を示す断面図である。本実施形態のSiナノ結晶型不揮発性メモリでは、そのゲート絶縁膜20が、ボトム絶縁膜21、その上の電荷蓄積手段としてのSiナノ結晶22、およびSiナノ結晶22を覆う酸化膜23とからなる。その他の構成、即ち半導体基板、チャネル形成領域、ウエルW、ソース線MSL、SSL、ビット線BL、MSL、SBL、ワード線WLは、第1~第8実施形態と同様である。

【0143】Siナノ結晶22は、そのサイズ(直径)が、好ましくは10nm以下、例えば4.0nm程度で30 あり、個々のSiナノ結晶同士が酸化膜23で空間的に、例えば4nm程度の間隔で分離されている。本例におけるボトム絶縁膜21は、電荷蓄積手段(Siナノ結晶22)が基板側に近いこととの関係で、第1実施形態よりやや厚く、使用用途に応じて2.6nmから5.0nmまでの範囲内で適宜選択できる。ここでは、4.0nm程度の膜厚とした。

【0144】このような構成のメモリトランジスタの製造では、ボトム絶縁膜21の成膜後、例えばLP-CVD法でボトム絶縁膜21の上に、複数のSiナノ結晶22を形成する。また、Siナノ結晶22を埋め込むように、酸化膜23を、例えば7nmほどLP-CVDにより成膜する。このLP-CVDでは、原料ガスがDCSとN。Oの混合ガス、基板温度が例えば700℃とする。このときSiナノ結晶22は酸化膜23に埋め込まれ、酸化膜23表面が平坦化される。平坦化が不十分な場合は、新たに平坦化プロセス(例えばСМР等)を行うとよい。その後、ワード線となる導電膜を成膜し、ゲート積層膜を一括してバターンニングする工程を経て、当該Siナノ結晶型メモリトランジスタを完成させる。

いという利点がある。なお、コントロールゲートCGをゲート電極とする中央のコントロールトランジスタと、その両側のメモリトランジスタとのしきい値電圧差を設けるには、コントロールゲートCGを形成するまえにコントロールトランジスタのしきい値電圧を設定するイオン注入をチャネル形成領域に対して行い、コントロールゲートCGを形成した後に再びイオン注入を行って、メモリトランジスタのしきい値電圧を調整することで実現できる。したがって、このしきい値電圧設定も容易である。

【0134】図27(A)または(B)のメモリセルの 書き込み動作では、第7実施形態と同様にページ書き込 みを行う。バイアス条件は、基本的に第7実施形態と同 様である。第9実施形態では、第7実施形態と同様、ビ ット線がワード方向に隣接した2メモリセル間で分離し ており、メモリトランジスタの第1記憶領域R1,第2 記憶領域R2に書き込みを行うか否かは、ビット線電圧 を-5 Vとするか、オープンとするかにより制御する。 最初に全てのワード線WLに6Vの電圧を印加してお き、書き込みを行う側のビット線のみ、オープン状態か 20 ら、たとえば-5V程度の所定の負電圧を印加する。C の電圧印加の順序は、ワード線への電圧印加が先で、ビ ット線への電圧印加が後であってもよい。これにより、 正電圧印加のゲート電極15a, 15b (または18) 下では、-5 Vを印加したp型不純物領域が深い空乏状 態となり、前記した他の実施形態と同様な原理により、 ホットエレクトロンが効率よく、しかも高速に電荷蓄積 手段であるキャリアトラップに注入される。との結果、 メモリトランジスタしきい値電圧が、消去状態のV the から減少し、書き込み状態のV thp に変化する。

【0135】とのときコントロール線CLは所定の負電圧が印加されていることから、p型不純物領域(副ビット線SBLi, SBLi+1)から伸びる空乏層を抑制して、チャネル中央部が空乏化されない。このため、第9実施形態では、第7実施形態と比較してパンチスルー耐性が強くなっている。

【0136】この書き込み方法では、他の実施形態と同様の効果、すなわちページ書き込みを、電荷の注入効率が高くて高速に、しかも少ない電流消費で達成できる。また、電荷注入が局所的に行え、過剰書き込みが防止で 40 きる。

【0137】読み出しは、第7実施形態と同様に、ページ読み出しを基本とし、基本的な印加バイアス値、すなわちドレイン側に-1. 5 V、ソース側に0 V、コントロールトランジスタのゲート(コントロールゲートCG)に-8 V、そしてメモリトランジスタのゲート(ワード線WL)に-4. 5 V を印加することで達成できる。

【0138】なお、この読み出しにおいても、第7実施 当該Siナノ結晶型メモリトランジスタを完成させる。 形態と同様、MOS型のトランジスタを設けたことによ 50 【0145】このように形成されたSiナノ結晶22 は、平面方向に離散化されたキャリアトラップとして機能する。そのトラップレベルは、周囲の酸化シリコンとのバンド不連続値で推定可能で、その推定値では約3.1 e V程度とされる。この大きさの個々のSiナノ結晶22は、数個の注入電子を保持できる。なお、Siナノ結晶22を更に小さくして、これに単一電子を保持させてもよい。

【0146】第11実施形態

【0147】図29は、この微細分割FG型メモリトランジスタの素子構造を示す断面図である。本実施形態の微細分割FG型不揮発性メモリでは、メモリトランジスタがSOI基板に形成され、そのゲート絶縁膜30が、ボトム絶縁膜31、その上の電荷蓄積手段としての微細分割型フローティングゲート32を埋め込む酸化膜33とからなる。この微細分割フローティングゲート32を埋め込む酸化膜33とからなる。この微細分割フローティングゲート32は、第10実施形態のSiナノ結晶22とともに本発明でいう"小粒径導電体"の具体例に該当する。

【0148】SOI基板としては、酸素イオンをシリコン基板に高濃度にイオン注入し基板表面より深い箇所に埋込酸化膜を形成したSIMOX(Separation by Implanted Oxygen)基板や、一方のシリコン基板表面に酸化膜を形成し他の基板と張り合わせた張合せ基板などが用いられる。このような方法によって形成され図29に示したSOI基板は、半導体基板SUB、分離酸化膜34 およびシリコン層35とから構成され、シリコン層35内に、副ソース線SSL(ソース不純物領域S)、副ビット線SBL(ドレイン不純物領域D)が設けられている。両不純物領域間がチャネル形成領域となる。なお、半導体基板SUBに代えて、ガラス基板、ブラスチック基板、サファイア基板等を用いてもよい。

【0149】微細分割フローティングゲート32は、通常のFG型のフローティングゲートを、その高さが例えば5.0nm程度で、直径が例えば8nmまでの微細なポリSiFットに加工したものである。本例におけるボトム絶縁膜31は、第1実施形態よりやや厚いが、通常のFG型に比べると格段に薄く形成され、使用用途に応じて2.5nmから4.0nmまでの範囲内で適宜選択できる。ここでは、最も薄い2.5nmの膜厚とした。【0150】このような構成のメモリトランジスタの製造では、SOI基板上にボトム絶縁膜31を成膜した後、例えばLP-CVD法で、ボトム絶縁膜31の上にポリシリコン膜(最終膜厚:5nm)を成膜する。このLP-CVDでは、原料ガスがDCSとアンモニアの混合ガス、基板温度が例えば650℃とする。つきに、例えば電子とで人類光達を用いて、ポリシリコン障を直径

40

が例えば8nmまでの微細なポリSiドットに加工する。このポリSiドットは、微細分割型フローティングゲート32(電荷蓄積手段)として機能する。その後、微細分割型フローティングゲート32を埋め込むように、酸化膜33を、例えば9nmほどLP-CVDにより成膜する。このLP-CVDでは、原料ガスがDCSとN、Oの混合ガス、基板温度が例えば700℃とする。この時、微細分割型フローティングゲート32は酸化膜33に埋め込まれ、酸化膜33表面が平坦化プロセス(例えばCMP等)を行うとよい。その後、ワード線WLとなる導電膜を成膜し、ゲート積層膜を一括してパターンニングする工程を経て、当該微細分割FG型メモリトランジスタを完成させる。

【0151】とのようにSOI基板を用い、フローティングゲートが微細に分割されるととについては、素子を試作して特性を評価した結果、予想通りの良好な特性が得られるととを確認した。

【0152】変形例

20 以上述べてきた第1~第11実施形態において、さらに 種々の変形が可能である。

【0153】上記した実施形態では、消去をFNトンネリングまたは直接トンネリングを用いたがチャネルホットホール注入を用いて、局所的に蓄積されている電子を消去することも可能である。

【0154】とくに図示しないDINOR型など、他のNOR型セルに対し本発明が適用できる。

[0155] 本発明における "平面的に離散化された電荷蓄積手段"は、窒化膜バルクのキャリアトラップおよび酸化膜と窒化膜界面付近に形成されたキャリアトラップを含むことから、ゲート絶縁膜がNO(Nitride-Oxide) 膜なるMNOS型であっても本発明が適用できる。 [0156] 本発明は、スタンドアロン型の不揮発性メモリのほか、ロジック回路と同一基板上に集積化したエンベデッド型の不揮発性メモリに対しても適用可能であ

[0157]

【発明の効果】本発明に係る不揮発性半導体記憶装置およびその動作方法によれば、書き込み時に、たとえばバンド間トンネル電流に起因したホットエレクトロンによって、効率よく、しかも高速に平面的に離散化された電荷蓄積手段に電荷を注入することができる。この書き込みはチャネルを形成せずに行うため、従来のCHE注入のようにパンチスルーの発生が要因でゲート長を短くできないという不利益は解消する。むしろ、この書き込みでは、ゲート長を短くすればするだけ大きなしきい値電圧変化が得られ、より高速書き込みが可能となる。

LP-CVDでは、原料ガスがDCSとアンモニアの混 【0158】一方、2ビット/セル記憶の場合は、電荷合ガス、基板温度が例えば650℃とする。つぎに、例 注入箇所が局所的で過剰書き込みが防止でき、また高温えば電子ビーム露光法を用いて、ポリシリコン膜を直径 50 での電荷拡散が防止でき、信頼性が高い。また、チャネ

ルを形成しないで書き込みを行うため、いわゆるAND 型、仮想接地型などの各種NOR型メモリセルアレイに おいて、ページ書き込みが低電流で、かつ1回の動作サ イクルで完了する。とのため、1 k B以上の並列書き込 みが可能になり、書き込みバンド幅がCHE注入に比較 して格段に向上する。

【0159】以上より、本発明によって、スケーリング 性に優れた高速で、大容量の不揮発性半導体記憶装置を 実現することができる。

【図面の簡単な説明】

【図1】第1実施形態に係る不揮発性メモリ装置のメモ リセルアレイ構成を示す回路図である。

【図2】第1実施形態に係るNOR型メモリセルアレイ の平面図である。

【図3】第1実施形態に係るNOR型メモリセルアレイ について、図2のB-B'線に沿った断面側から見た鳥 瞰図である。

【図4】第1実施形態に係るメモリトランジスタのワー ド方向の拡大断面図である。

【図5】第1実施形態に係るメモリトランジスタの書き 20 造を示す断面図である。 込み時のバイアス条件を示す回路図である。

【図6】第1実施形態に係るメモリトランジスタの読み 出し時のバイアス条件を示す回路図である。

【図7】第1実施形態に係るメモリトランジスタの消去 時のパイアス条件を示す回路図である。

【図8】第1実施形態に係るメモリトランジスタの書き 込み動作を示すワード方向の拡大断面図である。

【図9】第1実施形態に係るメモリトランジスタの消去 動作を示すワード方向の拡大断面図である。

【図10】第2実施形態に係るメモリトランジスタの片 30 側書き込み(1ビット書き込み)状態を示す断面図であ る。

【図11】第2実施形態に係るメモリトランジスタの両 側書き込み(2ビット書き込み)状態を示す断面図であ

【図12】第3実施形態に係る不揮発性メモリ装置のメ モリセルアレイ構成を示す回路図である。

【図13】第3実施形態に係る分離ソース線NOR型メ モリセルアレイの平面図である。

モリセルアレイについて、図13のA-A'線に沿った 断面側から見た鳥瞰図である。

【図15】第4実施形態に係る分離ソース線NOR型メ モリセルアレイの平面図である。

【図16】第5実施形態に係る不揮発性メモリ装置のメ モリセルアレイ構成を示す回路図である。

【図17】第5実施形態に係る共通ソース線NOR型メ

モリセルアレイの平面図である。

【図18】第6実施形態に係る共通ソース線NOR型メ モリセルアレイの平面図である。

【図19】第7実施形態に係る分離ソース線NOR型メ モリセルアレイを4セル分示す回路図である。

【図20】第7実施形態に係るメモリトランジスタの構 造を示す断面図である。

【図21】(A)は第7実施形態に係るメモリセルアレ イの書き込み時のバイアス設定条件を示す回路図、

(B) は書き込み動作を示す素子断面図である。 10

【図22】(A). (B)は、第7実施形態に係るメモ リセルアレイの読み出し時のバイアス設定条件を示す回 路図である。

【図23】(A)は第7実施形態に係るメモリセルアレ イの消去時のバイアス設定条件を示す回路図、(B)は 消去動作を示す素子断面図である。

【図24】第8実施形態に係る仮想接地NOR型メモリ セルアレイの構成を示す等価回路図である。

【図25】第8実施形態に係るメモリトランジスタの構

【図26】第9実施形態に係る仮想接地NOR型メモリ セルアレイの構成を示す等価回路図である。


【図27】(A)は第9実施形態に係るメモリセルの第 1の構造例を示す断面図、(B)は第2の構造例を示す 断面図である。 🎬

【図28】第10実施形態に係るSiナノ結晶型メモリ トランジスタのワード方向の断面図である。

【図29】第11実施形態に係る微細分割FG型メモリ トランジスタのワード方向の断面図である。


【符号の説明】

10, 14, 16a, 16b, 17, 20, 30···ゲー ト絶縁膜、11, 11a, 11b, 21, 31…ボトム - 絶縁膜、12, 12, 12b…窒化膜、13, 13, 1 3b…トップ絶縁膜、15, 15a, 15b, 18…ゲ ート電極、22…Siナノ結晶、23,33…酸化膜、 32…微細分割型フローティングゲート、34…分離酸 化膜、35…シリコン層、SUB…半導体基板、W…n ウエル、S…ソース不純物領域、D…ドレイン不純物領 域、ISO…素子分離絶縁層、M11等…メモリトラン 【図14】第3実施形態に係る分離ソース線NOR型メ 40 ジスタ、S11等…セレクトトランジスタ、BL1等… ビット線、MBL1等…主ビット線、SBL1等…副ビ ット線、SL1等…ソース線、MSL1等…主ソース 線、SSL1等…副ソース線、WL1等…ワード線、S G11等…選択線、CG…コントロールゲート、CL… コントロール線、BC…ビットコンタクト、SC…ソー スコンタクト。




SUB

รร์นา




wŁ3


【図5】




【図6】




【図7】





【図10】





【図11】























【図23】



【図29】





フロントページの続き

Fターム(参考) 5B025 AA04 AB01 AC01 AE05 AE08

5F001 AA13 AA14 AA19 AA34 AB20

AD07 AD52 AD60_AD61_AD62 -

AD70 AE02 AE03 AF20

5F083 EP07 EP17 EP18 EP22 EP28

EP77 ER02 ER05 ER06 ER19

ER22 ER29 HA02 JA04 JA35

JA39 JA53 KA01 KA06 KA08

KA12 LA01 LA16 LA20 MA03

MA06 MA19 MA20 NA01 NA02

PR40 ZA12 ZA21